关于高频信号PCB挖空

原文：https://www.eda365.com/forum.php?mod=viewthread&tid=64227&page=1&_dsign=4034c65e

https://www.eda365.com/thread-134159-1-1.html

阻抗是否满足需要仿真。

 

本帖最后由 DAA008 于 2012-3-3 11:32 编辑 differential線底下挖空會繼續reference到再下一層的參考面，所以依然有回流路徑。 電磁場更多比例綁在PN線之間，對地電容減小誠如Gionee所述。 並且因為遠離地層，必須增加線寬及減少PN之間的距離才能達到阻抗要求，: K3 b" Y0 h: z# s& I 這對高速訊號來講更加減小了loss，缺點是layout面積需要更大。* L: j: s( F- r  n6 ~ , @* N  j" {5 {& E# {# o0 p hao2012所說的pad底下挖空是為了阻抗控制，不同目的。 主要是pad本身面積比較大會讓阻抗變小(對地電容變大)，! _) o/ K  ~5 W: F 原本線的阻抗50可是pad可能是也許40，所以你把pad底下參考挖掉會讓阻抗又回到50， 對整條線來講阻抗就會比較連續。

一般而言模拟线要加粗这样的话就会使得阻抗发生变化，所以为了对阻抗控制，在模拟线挖空，隔层铺铜的做法。

4楼是正解！我再解释下，既要减少寄生电容的影响，又必须达到50ohm的阻抗设计，咋办？只能将参考层设置的远一些，也就是通常的隔层参考了！

是将走线下方的地挖空吗？我只遇到过将 PAD  下面的参考面挖空的，这个减少电容我觉得合理，线下不会挖空吧

主要是为了增大anti-pad的距离，但是在挖空的时候不能仅仅以pad为边界来切割，而是应该以component为单位来考量寄生参数，挖不好会弄巧成拙的。

和射频信号传输线也有关系吧，我记得射频信号传输线有75欧的。 至于差分走线的参考地挖空应该是阻抗匹配的要求吧，一般差分走线并没有焊盘宽， 那么当差分走线进入焊盘，就相当于走线突然变宽，从而影响了特征阻抗（阻抗变小）， 为了匹配就只能挖空参考地了。我记得Altera官网上专门有1篇文章对这个进行论述的。

一般在高速信号（速率5G之上）的电容的次表层作掏空处理，没有设计过所有层掏空，一般在干扰源器件（如变压器）下方所有层掏空

我lay个去 发表于 2016-5-7 14:28/ D5 V! B; p' J/ v. J  a 为啥大家都答非所问呢，我想知道的是保证阻抗连续性而挖空，但为啥挖到底？比如八层，所有层都挖了 9 W# L! L8 x! k* h3 ]5 Y: b 具体挖多少，是需要根据你的焊盘大小/目标阻抗/叠层厚度/材料特性来计算的6 a: k. b" s0 _; Q1 W( R4 l 在这个原则的基础上，你再来review一下为什么有的挖一层就够了，有的需要全部都挖空. E9 V* ]) @* c9 r( x% d( Z3 S