数电学习（三、半导体二极管门电路）（二）

---

半导体二极管门电路

CMOS设计思想回顾

• 所有门电路都要求输出理想的高低电平，而在直流系统当中，在直流电压的情况下，最理想的高低电平就是他的电源和地。按照这种想法，我们可以说，一个门电路，无论进行任何的逻辑运算，最后的结果就是想把输出上拉至高电平，或下拉至低电平。

• 当上拉或下拉时，这一级的门电路对于下一级来讲就是一个电压源。最理想的电压源内阻为0，也就是越小越好。
  

• 所以可以把上下两个部分都当成开关，两个开关分别可以提供上拉的高电平和下拉的低电平。我们希望上下拉的高低电平不在同一时刻出现，始终是互补的，这就是CMOS的最主要想法（这种互补特性就是用NMOS和PMOS实现）。

• 必须要承受的：CMOS上下的互补特性在给我们高低电平的同时，也带来了一个不好的特性，即尖峰电流。
  

• 此时，MOS管不是工作在截止区和电阻的线性区，而是工作在恒流区，此时产生了尖峰电流。所以，CMOS门电路在静态功耗近乎为零，但是一旦工作起来，功耗一定不是零，0，1切换时的尖峰电流就是动态功耗的来源。

负载功耗回顾

• 只要是门电路，只要信号流过，一定会在时间留下印记，一定会有延时，时间参数RC是门电路本身输出导通的电阻还有输入电容和等效负载电容。
• 后端的负载电容CL，和MOS管（不管哪个）导通的时候，等效的电压源内阻一起构成了RC环节，从而使输入变化时，输出变化会滞后，滞后的时间常数就是RC。（也就是说时间常数主要是由导通的那个管子（的内阻）决定）
• 有这个RC环节就意味着后端电容存在充放电现象，如果存在充放电，电流流过R一定有功耗，这个功耗就是负载功耗。

从总功耗公式引发的思考

• 静态功耗不考虑时，功耗主要是动态功耗，主要是在0，1变换的过程中产生的。
• 而数字电路性能的提高有一点就是工作频率的提高。
• 所以只能降低电源电压。
• 而降低电源电压，对应的0和1就会更靠近。而如果我们想把模拟电压离散化数字化应用，有一个根本原则就是0和1是分开的。

其他逻辑功能的CMOS电路

还是CMOS的设计理念，但是把上下的开关变成更多的器件，但是上下开关还是保持互补。

• 上下开关都开，输出是X（不要让电路在稳定时处于这个状态）
• 上下开关都关，输出是高阻态Z（物理有链接，对外是未连接的状态）

设计中，我们只用NMOS和只用PMOS可以实现同样的功能。但是在实际电路中，PMOS和NMOS要一起出现，PMOS只负责上拉，NMOS只负责下拉。

• 设计原则：电路分为上拉部分和下拉部分，上拉负责输出1，下拉负责输出0，上拉和下拉凑在一起，构成真值表所有。
• 设计时，根据摩根定理：
  F’ = AB(NFET)（下拉部分导通，F为零，所以是F’） ===>(互补关系) F = A’ + B’ (PFET)
• 也就是说有了下拉部分的结构，直接通过串变并，并变串，就可以得到上拉部分，把相同逻辑变量捏在一起直接控制就可以。

根据与非门的电路：

1. 当Y输出为1时，电源内阻可能不同（两种情况，一个是一个PMOS导通，一个是两个PMOS导通，两个都导通时刚好一半）
2. 当我想实现3变量与非门时，电源输出为1时，内阻可能有三种状态。当电源输出为0时，内阻比两变量与非门的0内阻高，所以，三变量与非门的0电压高，两种与非门高低电平质量不同产生问题。
3. 但是我们希望所有数字门电路在同一系统都采用同样的形式，都有同样的电压电流特性，方便级联。
4. 因此提出带缓冲极的CMOS门电路，把所有输入输出都接反相器（中间按照摩根定理就行），把上面的不同消化在器件内（数字电路发展的最快的就是集成度，不在乎多点管子，但是特性一定要好）

漏极开路的门电路（OD门）

不要用线与，会造成电路的损坏（有情况是上面1，下面0，相当于电源直接接地）！！
而正是因为线与的这个问题，提出了漏极开路的门电路。

• 漏极指的是NMOS的漏极开路。如果想正常使用，需要外接高电平和电阻。

• 应用场景：当逻辑电路级联多了，到了输出级，可能电压不匹配了，这时候外接电平可以达到想要的效果

• 如果前面是线与符号可以用线与，没有不能用

• 外接的电压和电阻。电压：需要多少接多少，没有特殊需求就接和原来一样的。

• 电阻：太小短路；太大就成了输出高电平的电压源的内阻，带载能力弱。

• 所以当输出低电平是限流电阻的作用；输出高电平是电源内阻。（分类讨论处出两个不等式，构成上限和下限（P88））

CMOS传输门与双向模拟开关

1. 传输门
   MOS管还原成四个引脚。
   条件：负载电阻远大于导通电阻，开关分压不影响传输。

2. 双向模拟开关
   画法是在信号的旁边画出控制端
   当C不满足要求，两个管子都断掉，是高阻态

三态门输出的CMOS门电路

EN‘=0，输出为A’
EN’=1，输出为高阻态

电路设计原则：电路设计中靠什么体现优先级？

• 电路连接时，把优先级高的接到输出端，把其他的就屏蔽掉了。

为什么需要高阻态？

• 虽然物理连接存在，电气连接不存在（拓展坞）

！！！！！我们将设备都连在三态门再连在总线（EN由地址控制），任何时候有且仅有一个设备能用，这和最小项定义相同（任何时候有且仅有一个最小项为1），最小项的编码可以是一个地址编码，地址的长短取决于设备的个数。