数电学习（三、半导体二极管门电路）（一）

---

半导体二极管门电路

目前的系统：小模拟，大数字
模拟很关键，但是一旦调制好就希望很快进入数字

模拟和数字

对于所有的数字电路模块，我必须能接收0，1，输出0，1，且进的是质量不太好的0，1，出的是质量好的0，1。每个数字电路器件，高低质量的电压差就是留给系统的noise。（0的范围和1的范围是留给系统稳定的buffer）

• 0和1要区分开，0和1之间是无效区

• 数字电路不是任何时候的输出都是有意义的

• 导线不是数字电路的器件（不能输入低质量，输出高质量）

• 门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门…

• 正逻辑，负逻辑（0，1对应高低电平）

• 半导体器件是有电容的（需要注意）

模拟变为数字的最简单电路:

但是这个电路会引入一个问题，R的取值不好把握（希望开关闭合电阻很大，开关打开电阻很小）

• 用二极管实现逻辑电路（缺点：电平偏移（0.7V压降），带载能力差）

小结

• 任何时候说的0和1都对应模拟电路的一段，我们说取高低电平只是指的其中一个典型值
• 数字电路的代价（模拟电路可以表达无限，但是在任何时刻，数字电路的信号线和地之间只能代表一位0，1，必须付出空间或时间的代价），代价换来的是tolerance
• 二极管实现逻辑电路缺点很多，只用于IC内部电路

MOS管门电路

• MOS管的工作原理（需要复习）
  
• 漏极特性曲线的三个区：

1. Vgs < Vgs(th)时，漏极和源极之间没有导电沟道，称为截止区。Vgs > Vgs(th)时分为下面两个区
2. 虚线左边为可变电阻区，iD和vDS的比值近似为一个电阻，阻值与vGS的数值有关
3. 虚线右边为恒流区，iD的大小基本由vGS决定

• CMOS，C是complementary，是一种新工艺不是新器件
  CMOS的等效电路模型如下：
  
  需要分析CMOS的电压传输特性（P75）

输入噪声容限

输出允许的范围内，允许输入的变化范围称为输入噪声容限（实际上还是之前说的tolerance）

• Vnh = Voh(min) - Vih(min)
• Vnl = Vil(max) - Vol(max)

如果作为技术参数，噪声容限应该取这两个比较小的。其实指的是电路抗干扰和抗噪声的容限是多少伏。

• 结论：CMOS器件可以通过提高Vdd来提高噪声容限（但是也不要轻易做，因为会提高功耗）

CMOS反相器的静态特性

• 光是两个管子构成的门电路，输入不取电流，两个栅极捏在一起接出来，栅极是不取电流的。这也是为什么说CMOS器件功耗低，传递过程不取电流，是通过建立电场，所有功耗都在本身的动态功耗。
• 因为现在器件特别小，所以MOS管的门级和衬底之间的绝缘层特别薄，所以为了避免击穿，所有门电路输入级都会有保护电路。

1. 输入特性：输入很简单，就是分析保护电路什么时间起作用（原因如上）
   
2. 输出特性
   （1）每一级数字电路的输出都可以当成一个有内阻的电压源，内阻：输出高电平是上面的管子导通的电阻，输出低电平就是下面的管子导通的电阻
   （2）既然有内阻，那么输出一带上负载就会有变化
   （3）Vgs会影响输出电压源的特性，Vgs取决于Vdd（P79）

CMOS反相器的动态特性

1. 传输延迟时间
   为什么会有延迟？取决于谁？
   因为有电容存在

2. 动态功耗
   CMOS的静态功耗极小，与动态功耗相比，可以忽略，但随着频率升高，动态功耗会上升。
   （1）导通功耗：输入输出0，1跳变，通过两个管子就会有尖峰电流（根据公式，功耗与Vdd的平方成正比，所以当时考虑噪声容限时，如果增大Vdd，这里就会平方倍的增大）
   （2）对负载充放电的电容功耗