文章目录
组合逻辑电路
特点
- 从功能上,任意时刻的输出仅取决于这一时刻的输入
- 从电路结构上,不含记忆(储存)原件
描述
逻辑函数,传输延迟时间
设计方法
1.逻辑抽象
- 分析因果关心,确定输入/输出变量
- 定义逻辑状态的含义(赋值)
- 列出真值表
- 写出函数式
- 选定器件类型
- 根据所选器件:逻辑式化简(用门),变换(用MSI),或进行相应的描述(PLD)
- 画出逻辑电路图,或下载到PLD
常用组合逻辑电路模块
编码器
- 将输入的每个高低电平变成一个对应的二进制代码
普通编码器
任何时刻只允许输入一个需要编码的信号(要求很高的物理实现)
例:三位二进制普通编码器(其他无关项是约束项)
优先编码器
允许同时输入两个以上的电平信号,但只对优先权最高的一个进行编码
例:8线-3线优先编码器
实例:74HC148
-
!!再很多器件中都会有一个s,选通端,原因是:这样就可以把这级电路和前面一级电路隔开了,可以使得前端的电路稳定再某个值,对后续电路没有影响
-
Ys‘:电路允许工作 无 编码输入
-
Yex’:电路允许工作 有 编码输入
-
组合逻辑电路任何时刻的输出都仅取决于该时刻的输入,也就是它永远是一个逻辑表达式的直接实现。