数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（三）

最新推荐文章于 2024-05-21 14:45:00 发布
最新推荐文章于 2024-05-21 14:45:00 发布
阅读量583 收藏 5
点赞数
分类专栏： Verilog HDL数字集成电路设计 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/y_u_yu_yu_/article/details/127907870
版权

文章目录

4. 有限同步状态机

  • ！！产生：硬件描述语言对时序电路的设计方式。这种描述方式和真值表都差不多，都表征了对于一个数字电路通用的设计方式

  • ！！！！功能很强大，但是并不代表在硬件描述语言中提倡这种方式，当电路设计到一定阶段时，我们更希望用基础的设计语言去做电路

  • 有限状态机是借助于综合工具实现电路的一种方式，如果对于状态转移图或者Verilog描述过程中如果产生错误或者不确定的理解，这时候设计就会产生很大问题
    在这里插入图片描述

  • 同其它时序电路一样，有限状态机也是由两部分组成：存储电路和组合逻辑电路。存储电路用来生成状态机的状态，组合逻辑电路用来提供输出以及状态机跳转的条件

  • 从中间画一条线把它分为上下两部分，称为二部图。二部图对于数字电路来讲是一个非常重要的概念，实际上联系了两部分不同性质的电路之间的关系。从图论的角度来讲，如果有一个edge能把上下两部分分开，这两部分就是独立的

  • 有限状态机分为两种类型：Mealy型和Moore型
    在这里插入图片描述

  • 最大的区别：Mealy 型状态机的输出与当前状态和输入有关系，Moore 型状态机的输出仅依赖于当前状态而与输入无关

  • ！！！！对于Mealy电路，影响组合电路延迟的是由组合逻辑和输入信号的延迟决定的， 而对于Moore电路，输出逻辑只由输出组合逻辑决定。所以。Moore型的状态机要比Mealy型的状态机要快，因为它的输出延迟只由一部分输出逻辑决定，而Mealy型的延迟由输入信号决定，当输入信号延迟非常大时，输出结果将会是不对的，也就输输出频率会降下来

  • ！！！！所以，在很长一段时间内，会从对状态机不了解到写成Moore型状态机。但是并不是说Mealy状态机不行，Mealy有它的特点，对于一些组合电路要求输出一定要跟着输入有变化的时候，Mealy型状态机就会产生很好的作用

  • ！！！！从群延迟的角度来说，也就是只有一个信号和一个信号进行比较时，这时Mealy状态机是快的。Moore说它工作频率高主要是说它状态寄存器到输出，延迟只由输出组合逻辑决定，所以很快。Moore的工作频率很快，但是从绝对延迟来讲，Mealy更快，但是就是有的时候不稳定，如果对输入信号没有进行处理，或者对输入信号不了解的情况下，这时候做这个电路的压力就会非常大

  • 所以，这两种状态机的选择要根据自己的情况来定

  • 有限状态机是基础的电路设计的最后一部分，之前的电路是要求对电路的特点，电路到底用了什么电路，用了多少什么门一定要非常清楚，设计方法（查找表，移位寄存器等）一定要非常清楚。**！！！！但是对有限状态机来讲，在整个数字电路的硬件描述语言设计，唯一可以不用知道特点的，就是有限状态机，可以不用知道电路，按照模板写就行了。**因为在它的逻辑里，对状态会有编码，这种编码计算机在对它实现的时候非常了解，但是设计人员并不是很了解。简而言之，对于存储电路就是一个一拍的移位寄存器，输入信号，状态，输出信号也可以知道，可以不知道的是这个输入信号到下个状态的编码，这个交给计算机来完成

4.1 编码

  • 有限状态机的编码是一个非常关键的问题，编码的好坏和方式根据电路有很大的不同，下面举三种编码方式
  • 第一种：二进制编码
    （1）其状态寄存器是由触发器组成的。N 个触发器可以构成2n个状态。进制编码的优点是使用的触发器个数较少，节省资源，用最少的bit描述多位；缺点是状态跳转时可能有多个 bit(位)司时变化，引起毛刺，造成逻辑错误。
    （2）换种说法，对于二进制编码，在0111-1000和1111到0000，这两个过程所有寄存器全部进行了翻转，这时功耗就会增加，而且电路种竞争-冒险就会多，有效电路速度就会降下来
  • 第二种：格雷编码
    （1）格雷编码和二进制编码类似。格雷编码状态跳转时只有一个 bit(位)发生变化，减少了产生毛刺和一些暂态的可能
    （2）格雷码的使用也有一些限制，当状态转换特别复杂，多个状态指向一个，从这个状态不一定就是跳转到格雷码的下一个状态，这时就没有完全解决上面的问题
    （3）！！但是格雷码肯定是对二进制编码有一定的提升，因为它能解决大部分临近编码跳转的问题
  • 第三种：一位独热(One hot)编码
    （1）这是对于n个状态采用个 bit(位)来编码，每个状态编码中只有一个 bit(位)为1，如0001、0010、0100、1000。
    （2）！！使用One hot编码在任何情况下都只有两个bit发生变化，这就解决了电路的速度，竞争等带来的不确定性
    （3）One hot 编码增加了使用触发器的个数，而且状态多了，触发器太多，速度也会降下来
  • ！！所以，不同的编码方式产生的结果是完全不一样的

4.2 有限状态机的写法

  • 有限状态机的写法有很多，常见的是两段式和三段式两种
  • 如何解释这两种方式呢？我们有三个方式，输出方式，驱动方程和状态转移方程，有一个是一定要分开的（状态转移方程），两段式就是输出方程和驱动方程放在一起写，三段式就都分开写
    （1）两段式写法：
    在这里插入图片描述
    （2）三段式写法：
    在这里插入图片描述在这里插入图片描述
  • ！！！！在有限状态机中，所有的状态和输出信号在每一个分支条件下必须对它进行赋值，如果赋值是不变的，就要把信号写给它，就是不变的，否则就会产生latch

4.3 举例

4.3.1 用Verilog HDL 设计顺序脉冲发生器

  • 顺序脉冲发生器又称脉冲分配器，它将高电平脉冲依次分配到不同的输出上，保证在每个时钟周期内只有一路输出高电平，不同时钟上的高电平脉冲依次出现在所有输出端
  • 以 4 位顺序脉冲发生器为例，它有 4路输出W1，W2，W3，W4，每路输出上高电平脉冲依次出现，输出在 1000、0100、0010，0001 之间循环。4 位顺序脉冲发生器的状态转移图如图 4.4-3 所示，它由4 个状态构成，每个状态中“1”的个数都是1个，表示每个时钟周期内只有一路输出端为高电平，而且是轮流出现，因此生成了顺序脉图4.4-3 4位顺序脉冲发生器电路的状态转移图冲信号
    在这里插入图片描述
  • 代码如下：
    在这里插入图片描述在这里插入图片描述

4.3.2 设计-个自动售报机报纸价钱为八角，纸币有 1角、2 角5 角、一元。该自动售报机不考虑投币为大额面值等特殊情况

  • 经常会考，目的就是画状态转移图

  • 图中,So~S，为状态机的8 个状态角标代表已投币的总和，如 S代表没有投币，S，代表已投入 1 角，依此类推。M 代表输入，M1 表示投入1角硬币，M2 代表投入2角硬币，M5 代表投入5 角硬币，M10代表投入一元。
    在这里插入图片描述

  • data out=1 表示给出报纸，data out retuml=1 表示找1角硬币，data out return2=l表示找回2角硬币

  • 代码如下
    （1）P1和P2
    在这里插入图片描述
    （2）P3和P4
    在这里插入图片描述
    （3）P5和P6
    在这里插入图片描述

  • ！！！！所以在HDL中，强调有限状态图的写法，而不是注意语法

普通的晓学生
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
EDA/PLD中的基于Verilog HDL设计的自动数据采集系统
12-10
摘要：介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。 关键词：可编程逻辑器件 Verilog HDL FIFO FSM随着数字时代的到来，数字技术的应用已经渗透到了人类生活的各个方面。数字系统的发展在很大程度上得益于器件和集成技术的发展，著名的摩尔定律（Moore's Law）的预言也在集成电路的发展过程中被印证了，数字系统的设计理念和设计方法在这过程中发生了深刻的变化。从电子CAD、
8、Verilog HDL--语言设计思想和可综合特性、组合电路设计
我要一步一步向前走
04-10 980
Verilog HDL语言主要用于电路设计和验证，部分语言是为电路的测试和仿真制定，因此其语言分为用于电路设计的可综合性语言和用于仿真的不可综合性语言。 1、组合电路的设计 组合电路的特点是，电路中任意时刻的稳态输出仅仅取决于该时刻的输入，而与电路原来的状态无关。 组合电路的设计需要从以下几个方面考虑：首先，所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单，这样的电路称为“最小...
Verilog HDL 课件
08-15
电子信息工程学院电子专业大三必修课数字集成电路设计之Verilog HDL部分课件（骆丽老师的). 第7章 HDL语言基础 7-1 引言 7-2 Verilog HDL基本结构 7 3 数据类型及常量 变量 7-3 数据类型及常量、变量 7-4 运算符及表达式 7-5 语句 7-6 不同抽象级别的Verilog HDL模型 7-6 不同抽象级别的Verilog HDL模型 7-7 设计技巧 第9章 设计实例 9-1 模块电路设计 9-2 复杂逻辑电路设计
基于Verilog HDL的带左转复杂交通灯设计方案
08-05
本设计中采用EDA技术，应用目前广泛应用的Verilog HDL硬件电路描述语言，实现交通灯系统控制器的设计，利用MAX+PLUS 集成开发环境进行综合、仿真，并下载到CPLD可编程逻辑器件中，完成系统的控制作用。
VerilogHDL数字设计与综合（第二版）（带书签）
06-11
本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。
Verilog HDL实现状态机（一）
weixin_38496610的博客
09-16 1562
1.状态机简介 状态机简写为FSM（Finite State Machine），也称为同步有限状态机。 分类：Moore型状态机，输出与输入相关，与当前无关； Mealy型状态机，输出与输入及当前相关； 2.可乐机状态机 可乐机状态机模拟功能：投入3枚硬币，出一瓶可乐； 模块框图如下： 状态转移图如下： Moore型状态机： Mealy型状态机： 其中，ID...
1、Verilog HDL--电路设计方法概述
我要一步一步向前走
03-12 1477
verilog简单概述
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述
嵌入式技术与人工智能
03-05 1758
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2 前言 在数字逻辑设计领域，迫切需要一种共同的工业标准来统一对数字逻辑电路及系统的描述，这样就能把系统设计工作分解为逻辑设计（前端）和电路实现（后端）两个互相独立而又相关的部分。由于逻辑设计的相对独立性就可以把专家们设计的各种常用数字逻辑电路和系统部件（如FFT算法、DCT算法部件）建成宏单元（Megcell)或软核（Soft-Core）库供设计者引用
第一章 VerilogHDL数字集成电路设计方法概述
weixin_40911578的博客
07-04 701
两种HDL具有较多的共同特点： (1)能形式化地抽象表示电路的行为和结构; (2)支持逻辑设计中层次与范围的描述; (3)可借用高级语言的精巧结构来简化电路行为的描述，具有电路仿真与验证机制，以保证设计的正确性; (4)支持电路描述由高层到底层的综合转换; (5）硬件描述与实现工艺无关(有关工艺参数可通过语言提供的属性包括进去); (6)便于文档管理; (7)易于理解和设计重用。 Verilog HDL 的语法结构和设计方式灵活，初学者对语言掌握的难度较小，设计也较容易进行综合和验证。但是由于设计代码风格的
【 Verilog HDL 】HDL的三种描述方式
热门推荐
Reborn Lee
09-19 1万+
当我们使用HDL代码描述硬件功能的时候，主要有三种基本描述方式，即结构化描述方式、数据流描述方式和行为级描述方式。通过本次总结，我们将明白到底我们描述的电路是什么方式描述的。 结构化描述方式 结构化描述方式是最原始的描述方式，是抽象级别最低的描述方式，但同时也是最接近于实际的硬件结构的描述方式。结构化的描述方式，思路就像在面包板上搭建数字电路一样，唯一的不同点就是我们通过HDL的形式来描述数字...
数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（一）
y_u_yu_yu_的博客
11-16 3231
组合电路的设计
FPGA编程语言——verilog语法详解
HackEle的博客
05-17 4731
关注、星标公众号，精彩内容每日送达 来源：网络素材Verilog语法的基本概念一、Verilog HDLVerilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Veril...
数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（二）
y_u_yu_yu_的博客
11-17 3301
时序电路的设计
Verilog学习笔记（3）:Verilog数字逻辑电路设计方法
ixue
09-23 1万+
verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog数字逻辑电路设计方法；数字加法器；数据比较器；数字编码器；数字译码器；奇偶校验器；时序电路；触发器；D触发器；带复位端D触发器；复杂功能D触发器；T触发器；计数器；二进制计数器；任意模数的计数器；移位寄存器；序列信号发生器；有限同步状态机
LFSR线性反馈移位寄存器及Verilog实现
最新发布
qq_43433724的博客
05-21 884
LFSR线性反馈移位寄存器，通常由移位寄存器和异或门组成，主要用于产生伪随机序列等。 线性反馈的含义是各个寄存器的输出通过一个反馈函数连接到第一级触发器的输入；LFSR中的寄存器的个数被称为LFSR的级数。
[HDLBits] Sim/circuit7
yeshengjiushizhu的博客
05-15 126
【代码】[HDLBits] Sim/circuit7。
[HDLBits] Tb/clock
yeshengjiushizhu的博客
05-15 109
【代码】[HDLBits] Tb/clock。
FPGA火在哪里？（从商业和专业角度分析）
Janice01的博客
05-10 1556
FPGA偏硬件，用语言（verilog、vhdl）或者图形（ip block）描述硬件电路，适合做底层通信时快速的硬协议。个人感觉，今后国家的大趋势应该是恶补底层建筑，应用范围比较广，而且自学难度大，适合投入整个本科或研究生阶段去学。FPGA在嵌入式领域的应用，只是FPGA广阔应用中很小的一部分。作为学生，FPGA更多的是作为载体，用来帮助你来学习和理解更多专业知识，并且提高自己的动手能力和技术水平。免责声明：本文内容部分摘抄自网络，仅供各位参考不做任何商业及其他用途。部分链接。
嵌入式开发学习路径&MCU四大平台介绍
qq_43701785的博客
05-14 456
单片机ARM总结FPGA什么事FPGA（集成元件库）FPGA开发方法——FPGA三大方向FPGA优点——On chip to rule them all总结学习方法1.适合控制2.不适合 算法、数据传输、高速数据处理1.适合 数据处理、数据传输、CPU2.不适合？？感觉没有1.适合 并行高速信号处理、芯片设计前期验证、不值得流片的高端设计2.不适合 低成本单片机——白色家电等DSP——视频直播ARM——各种应用FPGA——芯片验证、高端应用。
verilog hdl数字集成电路设计
05-15
Verilog HDL是一种硬件描述语言，可以用于数字集成电路的设计和仿真。它能够将数字逻辑电路与物理实现相结合，为硬件工程师提供了一种高效、清晰的设计方法。 数字集成电路设计中，Verilog HDL可以用于设计数字逻辑电路、寄存器传输级（RTL）电路、控制电路等。它具有越来越多的应用领域，包括通信、网络、计算机、安全和汽车等有趣的行业。 除了设计，Verilog HDL还支持仿真和验证。设计人员可以通过基于仿真的方法，对设计进行快速的验证和调试。它使得设计人员在设计周期中提供更好的把握和灵活性，减少了制造数字电路的时间和成本。 现在Verilog HDL已经成为了电子设计中的重要元素，因此我们深刻认识到学习此语言的重要性。通过学习Verilog HDL，我们可以掌握数字集成电路设计的基本原理和方法，同时可以进一步理解数字化电路的详细内容，完善我们在数字电路领域的技术。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

普通的晓学生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值