DFT可测性设计

DFT 常用技术：
（1）扫描链（Scan Chain），主要针对时序电路，测试寄存器和组合逻辑；
（2）BIST，内建自测试逻辑（Bulit-in Self Test），主要针对 ROM 和 RAM 等存储器；
（3）边界扫描（Bounary Scan），主要针对输入输出引脚，比如使用 JTAG 技术；
功能：
1、覆盖电路时序问题
扫描链（Scan Chain），主要针对时序电路，测试寄存器和组合逻辑；
DC Scan是慢速测试，AcScanf全速测试，使用高于芯片的工作频率时钟，测试setuo和hold time;
2、影响动态功耗
器件动态功耗包含：峰值功耗和平均功耗。
峰值功耗，也称顺势功耗，反映器件节点开关活动，从一个逻辑状态切换到另外一个状态的节点数量越多，峰值功率越大，DFT里涉及大量MUX选择开关。
3、检测制造缺陷
在芯片设计过程中,加入各种可测性逻辑,使芯片变得容易测试,找到存在制造缺陷的芯片,主要是为了找出在生产制作中引入的制造缺陷(短路、断路等) 。
DFT:为了检查制造缺陷,降低测试成本,提高产品质量。