一、pll简介
PLL(锁相环)对时钟网络进行系统级的时钟管理和偏移控制,具有时钟倍频、分频、相位偏移和可编程占空比的功能。
FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成的,但是对于稍微复杂一点的系统来说,系统中往往需要使用多个时钟和时钟相位的偏移,且通过编写代码输出的时钟无法实现时钟的倍频,因此学习Altera PLL IP核的使用方法。
二、PLL IP核使用流程
1、新建一个工程;(新建工程)
2、创建PLL IP 核;
3、例化 IP核;
4、仿真;(仿真)
5、综合,布线布局,管脚约束;
三、创建IP核流程
1、创建
2、参数设置
3、动态配置pll
4、输出时钟设置
5、finish
四、结果分析
1、生成的RTL网表
2、仿真波形