通过system generator 将高斯滤波算法在FPGA上实现,整体框架如下图所示:
Subsystem 是行存储器,用于存储图像的三行像素,展开后如下所示:
Subsystem3是对每一个像素八领域处理的过程,本文为了硬件实现,简化了高斯模板:
Subsystem2展开后如下图所示:
通过system generator 将高斯滤波算法在FPGA上实现,整体框架如下图所示:
Subsystem 是行存储器,用于存储图像的三行像素,展开后如下所示:
Subsystem3是对每一个像素八领域处理的过程,本文为了硬件实现,简化了高斯模板:
Subsystem2展开后如下图所示: