zynq中PS通过MIO控制LED

最新推荐文章于 2024-04-10 13:56:35 发布
VIP文章 最新推荐文章于 2024-04-10 13:56:35 发布
阅读量6.6k 收藏 14
点赞数 5
分类专栏： zynq 文章标签： zynq vivado sdk mio gpiops
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yc461515457/article/details/40954363
版权

     这几天在学习zynq，zynq芯片集成了两片arm a9的内核，和xilinx的fpga可编程部分集成在一块芯片上面。刚开始学习的时候使用vivado，感觉xilinx的vivado和sdk做的真的是很垃圾，太不人性化了，这也直接导致了我花了三天时间才学会了怎么分别用PS的MIO和PL部分点灯。主要都是因为一些软件使用上的细节问题，所以我觉得这软件做得不够人性化。好了，说了这么多，下面开始详细介绍了，很多资料都是讲如何用arm通过IP去用PL部分点灯，这部分我就不讲了，附件里面的lab2讲得很详细了（添加不了附件，放百度云盘里了http://pan.baidu.com/s/1c0ldfCs）。用arm的MIO点灯这部分我尽量写详细一点，不过太细节的我也就不说啦~~

STEP1：选择MIO Configuration，勾选中GPIO_MIO，我的开发板上的MIO7和MIO8上连着两个LED，所以这里选择MIO7和MIO8作为输出口，disable上拉pullup，我们使用这两个引脚，设置好了之后点击OK。这里吐槽一下，选择了GPIO_MIO后，所有的MIO就都被选择了，但是我只想用两个MIO7和MIO8这两个引脚啊，不知道怎么破，有人知道的话请告诉我一下~~



STEP2&#x

最低0.47元/天 解锁文章
蜗牛一步一步往上爬
关注
  • 5
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
ZYNQ开发系列——SDK输出串口选择以及打印函数print、printf、xil_printf的差别
gzy0506的博客
04-10 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZYNQ开发系列——SDK输出串口选择以及打印函数print、printf、xil_printf的差别前言两个串口到底是谁在打印？print 和 printf 和 xil_printf 前言 在最初的helloworld工程中，我们实现了通过串口每个1秒钟打印一次Hello World。 #include "platform.h" #include "xil_printf.h" int main() { init_platf.
ZYNQ PS GPIO MIO 例程
06-09
Zynq的PS端通过GPIO MIO控制LED的闪烁。工程对应的演示视频：https://www.ixigua.com/6878449555143131660/
zynq开发系列5：通过AXI GPIO的中断实现PL端按键控制PS端LED
Never Give Up
03-21 1606
在pg144-axi-gpio(LogiCORE IP Product Guide)中可以看见AXI GPIO提供通用输入输出接口到AXI接口，32位软核，设计与AXI4-Lite接口进行连接。IOP中GPIO是硬核，芯片中已经实现的硬件电路，AXI GPIO是在PL端用逻辑实现的软核。在ug585的1.4.2 PS-PL interfaces中介绍了两种接口，功能接口和配置接口。AXI互联属于功能接口，功能接口又分AXI_ACP，AXI_HP和AXI_GP。在框图中均可以看见，实现了PL和PS间数据传输.
ZYNQ之嵌入式开发02——LED实验
最新发布
西岸贤
04-10 954
本文介绍在ZYNQ平台上进行的LED的实验，包括MIO和EMIO的使用，通过PS端或PL端按键控制LED亮灭。
Xilinx ZYNQ 7000+Vivado2015.2系列（四）之GPIO的三种方式：MIO、EMIO、AXI_GPIO
ChuanjieZhu
09-30 9161
前言： ZYNQ 7000有三种GPIO：MIO是固定管脚的，IO号0～53，占54bit；EMIO通过PL扩展，使用时需要分配管脚，IO号54～117，占64bit；
VIVADO入门教学系列 1.2ZYQN的 PS MIO实验
tulaling的博客
08-27 161
在ZYQN7000系类芯片上，总共有54个MIO（multiuse I/O）供用户使用，这些IO口与PS直接相连，也就是直接连接在内核上，不需要添加引脚约束就。对他们的操作可以看作是只对PS的操作，与PL部分无关。他们位于GPIO的Bank0和Bank1隶属于PS的部分。 GPIO 的控制和状态寄存器基地址为：0xE000_A000 Bank0:MIO [31:0] GPIO PIN 脚号：0~31 Bank1:MIO[32:53] GPIO PIN 脚号：32~53 DATA_RO.
万变不离其宗之ZYNQ启动介绍
u013184273的博客
07-13 2466
1、概述 ZYNQ 的详细介绍参考 XILINX 官方文档 UG585，在了解了 ZYNQ 的基本架构组成和丰富的资源后，下一步便是分析他的启动流程，以便更好的认识 ZYNQ 并开始开发工作； 关于 ZYNQ 启动方面的描述，这里我觉得涉及到几个大的方面： 1、系统上电启动执行过程； 2、系统复位相关流程； 3、系统时钟树； 上面 3 点在 UG585 Datasheet 中都分别是一个大的章节来介绍，这里先介绍系统上电执行过程的部分，也就是 UG585 的 Chapter 6 . Boot a
PYNQ（zynq） PS端+PL端gpio使用 实现软件驱动按键点led灯
qq_35608277的博客
03-13 5661
PS端和PL端是通过AXI总线 AXI AXI4：（For high-performance memory-mapped requirements）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。 AXI4-Lite：（For simple, low-throughput memory-mapped communication）是一个轻量级的地址映射单次传输...
ZYNQ PS 端 MIO 的使用
qq_39509561的博客
12-16 1629
1. 本文介绍 PS 端 MIO 的操作，MIO 是基础的外设 IO，可以连接诸如 SPI，I2C，UART，GPIO等，通过 VIVADO 软件设置，软件可以将信号通过 MIO 导出，同样也可以将信号通过 EMIO 连接到 PL 端的引脚上。MIO 共有两个 BANK，BANK0 有 16 个引脚，BANK1 为 38 个引脚，共 54 个引脚，两个 BANK的电压需要注意选择正确，本实验通过实...
zynq驱动2-mio点led
01-19
zynq驱动2-mio点led,利用ioremap，没有使用设备树
ZYNQ通过PS访问PL端BRAM例程
05-28
首先， PS 通过 M_AXI_GP 口向 BRAM 中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个 上升沿信号， PL 捕获上升沿后立即将 PS 写入的 32 位数据读出...
黑金ZYNQ7035 -PS端控制PL端LED闪烁-通过EMIO实现
07-16
黑金ZYNQ7035 _PS端控制PL端LED闪烁_通过EMIO实现
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
12-02
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
ZYNQ PS端MIO的使用——FPGA Vitis篇
BIGMAC的博客
12-06 6143
本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO，可以连接诸如SPI，I2C，UART，GPIO等，通过Vivado软件设置，软件可以将信号通过MIO导出，同样也可以将信号通过EMIO（后续试验会介绍EMIO）连接到PL端的引脚上。
ZYNQ PS GPIO MIO 基础知识
suntao1015的博客
10-12 2841
CLG400------XC7Z010 500 501 502 属于ps端bank 502 部分的引脚 专门用于连接ddr 500 501 部分引脚 用于连接MIO 500 + 501 的引脚个数为54 34 35 属于pl端 bank MIO主要解决引脚不足问题 所需引脚先连接到MIO 在由MIO连接空闲的引脚 MIO可以通过编程控制 从而实现多路复用功能 Multiuse i/o(MIO) MIO定义 我们OverviewMIO的功能是将 从PS外设和静态内存接口的访问复用到配置寄存器中定义的PS引.
ZYNQ PL和PS通过MIO和EMIO交叉控制LED
CAP_Spiers的博客
10-24 1037
ZYNQ PL和PS通过MIO和EMIO交叉控制LED
FPGA学习日记（九）ZYNQ的GPIO—MIO接口控制
weixin_45299680的博客
09-19 5279
一、GPIO简介 在ZYNQ中，PS端的引脚资源ZYNQ PS 中的外设可以通过 MIO（ 54pin，Multiuse I/O，多用输入/输出）模块连接到 PS 端的引脚上，也可以通过 EMIO 连接到 PL 端。 zynq7000 SOC 结构见下图： PS 所有的外设都可以通过 MIO 访问，这些外设也是与 MIO 进行连接，每个 MIO 虽然可以独立控制，以及独立驱动单个引脚的外设，但对于 QSPI、 USB、以太网等这些外设，其于 MIO 的连接有着特殊的要求，而MIO 一但选定，引脚位
Xilinx Zynq ZynqMP boot模式
黑客三遍猪
01-04 2269
参考 ug865 配置 D5 PS_MIO8_500 #RE D8 PS_MIO7_500 CLE A5 PS_MIO6_500 U12-IO1 A6 PS_MIO5_500 U12-IO0 B7 PS_MIO4_500 U12-IO2 D6 PS_MIO3_500 #WE B8 PS_MIO...
Zynq-PS-SDK(1) 之 MIO 使用
StephenZhou
03-09 6254
1、MIO 配置以及寄存器 Zynq 7020 的 PS 端（ARM 端）的外设 IO（也叫 IOP）分为 MIO 和 EMIO，他们有什么区别呢？ 首先他们都是 PS 端的 IO 资源，MIO 有 54 个 Pin 脚，分为两个 Bank（Bank0、Bank1）是 PS 直接的管脚连接，可以接诸如 UART、SPI、IIC、GPIO 等具体的外设引脚； EMIO 也是 PS 的资源，它接到了 PL 端，由 PL 端输出信号； 这里，我们可以简单的理解为，MIO 是可以通过 Pin...
zynq中ps如何将数据存入ddr中
06-03
在Zynq中，PS（Processing System）负责与DDR（Double Data Rate）交互，可以通过以下步骤将数据存入DDR中： 1. 配置DDR控制器：在Vivado中打开Block Design，在PS-PL Configuration中选择Zynq Processing System，然后在MIO Configuration中启用DDR接口并选择相应的配置。在PS DDR Configuration中，可以配置DDR控制器的时序等参数。 2. 分配DDR空间：在应用程序中，可以使用malloc函数分配一块DDR空间，例如： ``` #include <stdlib.h> #define SIZE 1024 // 分配1KB空间 int main() { int *ptr = (int*) malloc(SIZE); // 写入数据 for (int i = 0; i < SIZE/sizeof(int); i++) { ptr[i] = i; } // 释放空间 free(ptr); return 0; } ``` 3. 写入数据：在PS中，可以使用AXI接口或者DMA引擎将数据写入DDR中。以AXI接口为例，可以使用Xil_Out32函数向DDR地址写入32位数据，例如： ``` #include "xil_io.h" #define ADDR 0x10000000 // DDR起始地址 int main() { int data = 1234; Xil_Out32(ADDR, data); // 写入数据 return 0; } ``` 注意，写入DDR时需要确保地址对齐和数据类型匹配，否则可能会出现意外错误。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值