【FPGA知识点】FPGA的时钟网络资源

FPGA的时钟网络资源

FPGA的时钟网络资源一般分为三大类

1. 全局时钟网络资源
2. 区域时钟网络资源
3. I/O时钟网络资源

原因

前两种主要针对FPGA内部的一些资源，对于接口资源，则由专门的IO时钟网络资源来完成时钟信号承载工作。
主要原因有三：

1. 接口资源的寄存器数量较少，不需要大型的树状时钟网络来减少时钟到达各个目的地的延迟时间差；
2. 内部的时钟网络资源由于作用范围广，所以网络庞大，一般无法承受频率太高的时钟信号，而一些接口的时钟频率很高，超出了全局时钟网络的承受范围。因此，需要专有的IO时钟网络资源；
3. 高速的接口逻辑一般都使用专有的接口资源，它的布局布线已经固定，能够力保外部信号到达寄存器的延迟最短，为了配合高速度的信号传输，也必须要求我们的时钟信号所走的路径最短，但全局或者区域时钟的特点是保证到达各个点的延迟差最小，而不是延迟最小，因此不适用高速接口的数据情况，那么在这种情况下只能使用专有的IO时钟网络资源。

时钟处理单元

1. PLL(Phase Locked Loop)为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。
2. DCM（digital clock manager）是较高级FPGA产品中集成的专门用于时钟综合、消除时钟偏斜和进行时钟相位调整的固件资源，利用DCM完成时钟倍频、分频、相移十分方便，给FPGA的系统时钟设计带来了方便，同时也带来了的可靠性问题
   其作用均为实现高精度的倍频、分频和相位调整

本文中个别观点总结概括于《FPGA之道》一书
链接分享如下：
https://blog.csdn.net/zhaogoudan/article/details/111355234