Xilinx IDELAYE2应用笔记及仿真实操

最新推荐文章于 2024-04-26 07:30:00 发布
最新推荐文章于 2024-04-26 07:30:00 发布
阅读量2.7k 收藏 18
点赞数 1
分类专栏： FPGA 文章标签： fpga开发 Powered by 金山文档
原文链接：https://blog.csdn.net/weixin_45372778/article/details/122026121
版权

文章目录

一、为什么要学习IDELAYE2

  两个器件进行通讯时，至少都需要一个数据线来传输数据，并且还需要满足一定的时序才能保证数据准确的传输。像UART、SPI、IIC等传输频率并不高，布线的传输延时可忽略不计，只要满足相应的协议就可实现数据的传输，当然这种情况只限外部干扰较小的情况，如果要确保传输的准确性，还需要进行校验。但在高速传输时，在硬件上通过差分传输来降低外界的干扰信号，但数据线的长短会影响传输的时长。如通过clk和data两对差分线进行传输，由于clk的布线与dara的布线存在长短上的差异，主机传输到从机后clk和data的延时各不相同。如果我们希望在时钟上升沿上采集数据，但由于线的延时，可能在时钟上升沿时数据处于变化状态，这将会导致采集的数据错误。通过IDELAYE2原语可将某根信号线进行延时操作，以达到在时钟上升沿数据处于稳定的操作。

  本文章是作者学习LVDS时的学习笔记，主要参考UG471和PG070。

二、IDELAYE2原语

  上图为IDELAYE2例化框图，首先对IDELAYE2做个系统的介绍。

  IDELAYE2是Xilinx内部的输入信号延时资源，它主要是把输入信号延时一段时间。IDELAYE2可以一共有四个工作模式：固定延迟模式（FIXED）, 可变延迟模式（VARIABLE）, 可加载可变延迟模式（VAR_LOAD或VAR_LOAD_PIPE），VAR_LOAD与VAR_LOAD_PIPE模式相识，只是加载的位置不同，下文会进行阐述。

1.IDELAYE2端口说明

2.IDELAYE2属性说明

3.IDELAYE2的延时计算

  IDELAY2是一个可编程的31阶延迟原语，通过改变tap的值可以改变数据线的延时大小，其延时的分辨率与参考时钟频率f有关，延时的分辨率delay_resolution计算公式如下：

                      delay_resolution = 1/(32 * 2 * f)*1000000(ps)

其中f单位为Mhz。

  当f=200Mhz时，delay_resolution=78ps（注：计算出来为78.125ps，但会取整，为78ps）；

  同样，当f=300Mhz时，delay_resolution=52ps。

延时的具体大小计算如下：

  1.当tap=0时，我们要弄清一个误区，tap=0时并不是延时就是0，此时delay_time=600ps；

  2.当tap!=0时，delay_time=600ps + tap * delay_resolution。

4.IDELAYE2模式

1.固定延迟模式（IDELAY_TPYE=FIXED）

  在该模式下数据延迟由属性IDELAY_VALUE设置，且延迟固定，不可更改。在该模式下，IDELAYCTRL原语必须例化。

2.可变延迟模式（IDELAY_TPYE=VARIABLE）

  在该模式下，延迟值可以在配置后通过CE和INC端口进行动态配置。同样，在该模式下，IDELAYCTRL原语也必须例化。该模式下的逻辑控制对应关系如下表所示。

3.可加载可变延迟模式（IDELAY_TYPE=VAR_LOAD）

  该模式下功能与VARIABLE模式下类似，只不过可以通过CNTVALUEIN加载延迟节拍数。多了一种延迟加载方法。当LD端口有效时可以加载新的延迟CNTVALUE值到控制模块。该模式下逻辑功能关系如下表所示。

5.IDELAYE2时序

1.可变延迟模式（IDELAY_TPYE=VARIABLE）

  下图为可变模式下的延迟时序图。

  参考前文可变延迟模式下的逻辑表，可见1时刻C=1，LD=1，CE=0，INC=0，则会加载IDELAY_VALUE的值到tap上，即此时tap0=IDELAY_VALUE；在时刻2时，C=1，LD=0，CE=1，INC=1，tap的值会自动累加1，即tap1=IDELAY_VALUE + 1；在时刻3时，C=1，LD=0，CE=0，INC=0，tap的值不变，即tap1=IDELAY_VALUE + 1；

2.可加载可变延迟模式（IDELAY_TYPE=VAR_LOAD）

  参考前文可加载可变延迟模式下的逻辑表，可见1时刻C=1，LD=1，INC=0，CE=0，CNTVALUEIN=5’b00010，则会加载CNTVALUEIN的值到tap上，即tap=5‘b00010；在2时刻C=1，LD=0，INC=1，CE=1，CNTVALUEIN=5’b01010，则此时tap的值会自动加1，即tap=5‘b00010 + 1’b1 = 5‘b00011；在3时刻，C=1，LD=1，INC=0，CE=0，CNTVALUEIN=5’b01010，则会加载CNTVALUEIN的值到tap上，即tap=5‘b01010；

三、IDELAYCTRL原语

  上图为IDELAYCTRL例化框图。 如果IDELAYE2或ODELAYE2原语被实例化，那么IDELAYCTRL模块也必须被实例化。IDELAYCTRL模块在其区域内连续校准单个延迟点(iddelay /ODELAY)，以减少过程、电压和温度变化的影响。IDELAYCTRL模块使用用户提供的REFCLK校准IDELAY和ODELAY。

1.IDELAYCTRL端口说明

2.IDELAYCTRL时序

  在IDELAYCTRL原语复位后要经过TIDELAYCTRLCO_RDY时间后RDY才被拉高，但若参考时钟在多个时钟周期内保持了不变，RDY就会拉低，此时IDELAYCTRL需要重新复位。

四、IDELAYE2工程代码

1.工程代码

`timescale 1ns /1ps
module idelay_test(
		input			clk_in_50,
		input			reset,
		input[4:0]		in_delay_tap_in_int,
		input			in_delay_ce,
		input			data_in_from_pins_int,
		input			in_delay_inc_dec,
		input			LD,
		
		
		output			delay_locked,
		output[4:0]		in_delay_tap_out_int,
		output			data_in_from_pins_delay
		
		
    );
	
	wire		ref_clock_bufg;
	wire		ref_clock;
	wire		io_reset;
	wire		clk_200	;
	wire        clk_100	;
	wire        clk_50	;	
	wire        clk_25	;	
	wire		locked	;
	
	
	assign	ref_clock 	= 	clk_200;
	assign	io_reset 	= 	locked ? reset:1'b1;
	assign	clk_div_in	=	clk_50;
	
	clk_wiz_0 
	clk_wiz_0_inst(
	.clk_200m	(clk_200	),
	.clk_100m	(clk_100	),
	.clk_50m	(clk_50		),
	.clk_25m	(clk_25		),
	.reset		(reset	),
	.locked		(locked),
	.clk_in1	(clk_in_50));
  
	 // (* IODELAY_GROUP = <iodelay_group_test> *) // Specifies group name for associated IDELAYs/ODELAYs and IDELAYCTRL
   IDELAYE2 #(.CINVCTRL_SEL("FALSE"),          			// Enable dynamic clock inversion (FALSE, TRUE).DELAY_SRC("IDATAIN"),           			// Delay input (IDATAIN, DATAIN).HIGH_PERFORMANCE_MODE("TRUE"), 		// Reduced jitter ("TRUE"), Reduced power ("FALSE").IDELAY_TYPE("FIXED"),           			// FIXED, VARIABLE, VAR_LOAD, VAR_LOAD_PIPE.IDELAY_VALUE(0),                				// Input delay tap setting (0-31).PIPE_SEL("FALSE"),              				// Select pipelined mode, FALSE, TRUE.REFCLK_FREQUENCY(200.0),        			// IDELAYCTRL clock input frequency in MHz (190.0-210.0, 290.0-310.0)..SIGNAL_PATTERN("DATA")          			// DATA, CLOCK input signal)IDELAYE2_inst(.CNTVALUEOUT(in_delay_tap_out_int), 	// 5-bit output: Counter value output.DATAOUT(data_in_from_pins_delay),// 1-bit output: Delayed data output.C(clk_div_in),                     				// 1-bit input: Clock input.CE(in_delay_ce),                   				// 1-bit input: Active high enable increment/decrement input.CINVCTRL(1'b0),       					// 1-bit input: Dynamic clock inversion input.CNTVALUEIN(in_delay_tap_in_int),   	// 5-bit input: Counter value input.DATAIN(1'b0),           					// 1-bit input: Internal delay data input.IDATAIN(data_in_from_pins_int),         	// 1-bit input: Data input from the I/O.INC(in_delay_inc_dec),                		 // 1-bit input: Increment / Decrement tap delay input.LD(LD),                   						// 1-bit input: Load IDELAY_VALUE input.LDPIPEEN(1'b0),       					// 1-bit input: Enable PIPELINE register to load data input.REGRST(io_reset)            				// 1-bit input: Active-high reset tap-delay input);
	
	   // (* IODELAY_GROUP = <iodelay_group_test> *) // Specifies group name for associated IDELAYs/ODELAYs and IDELAYCTRL
   IDELAYCTRL IDELAYCTRL_inst(.RDY(delay_locked),       			// 1-bit output: Ready output.REFCLK(ref_clock_bufg), 			// 1-bit input: Reference clock input.RST(io_reset)        					// 1-bit input: Active high reset input);
   
     BUFG
    ref_clk_bufg(.I(ref_clock),.O(ref_clock_bufg));
endmodule
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182

2.测试代码

`timescale 1ns /1ps
module idelay_test_tb();
	
	reg				clk_in_50             	;
	reg				reset                 	;
	reg				LD                		;
	reg				in_delay_ce           	;
	reg				in_delay_inc_dec      	;
	wire			delay_locked          	;
	
	reg[4:0]		in_delay_tap_in_int   	;
	wire[4:0]		in_delay_tap_out_int   	;
	reg				data_in_from_pins_int 	;
	wire			data_in_from_pins_delay	;
	
	`define clk_period 20
	`define clk_div_in_period 20
	
	idelay_test 
	idelay_test_utt(
		.clk_in_50	               (clk_in_50	              ),
		.reset(reset                     ),
		.in_delay_tap_in_int(in_delay_tap_in_int       ),
		.in_delay_ce(in_delay_ce               ),
		.data_in_from_pins_int(data_in_from_pins_int     ),
		.in_delay_inc_dec(in_delay_inc_dec          ),
		.LD(LD                        ),
		.delay_locked(delay_locked              ),
		.in_delay_tap_out_int(in_delay_tap_out_int      ),
		.data_in_from_pins_delay(data_in_from_pins_delay   ));
	initial begin clk_in_50 =0;	end
	always #(`clk_period/2) clk_in_50=~clk_in_50;
	
	initial begin
		
		// FIXED_task;
		// VARIABLE_task;
		VAR_LOAD_task;
		$stop;
	end
	
	task init;
	begin
		reset                 	 =1;
		in_delay_tap_in_int   	 =0;
		in_delay_ce           	 =0;
		data_in_from_pins_int 	 =0;
		in_delay_inc_dec      	 =0;
		LD                		 =0;
		#(`clk_div_in_period*10+1);
		reset                 	 =0;
		@(posedge idelay_test_utt.locked);
		#(`clk_div_in_period*5);
	end
	endtask
	
	task FIXED_task;
	begin
		init;
		data_in_from_pins_int =1;
		#(`clk_div_in_period*10);
	end
	endtask
	
	task VARIABLE_task;
	begin
		init;
		repeat(3)begin
	/*******tap自加1********/
			in_delay_ce =1;
			in_delay_inc_dec =1;
			#(`clk_div_in_period*1);
			in_delay_ce =0;
			in_delay_inc_dec =0;
			data_in_from_pins_int =~data_in_from_pins_int;
	/*********END************/
			#(`clk_div_in_period*1000);
		end
	
	/**加载CNTVALUEIN到tap中*/
		LD =1;
		#(`clk_div_in_period*1);
		LD =0;
		data_in_from_pins_int =~data_in_from_pins_int;
		#(`clk_div_in_period*1000);
	/*********END************/	
	
		repeat(3)begin
	/*******tap自减1********/
			in_delay_ce =1;
			in_delay_inc_dec =0;
			#(`clk_div_in_period*1);
			in_delay_ce =0;
			in_delay_inc_dec =0;
			data_in_from_pins_int =~data_in_from_pins_int;
	/*********END************/
			#(`clk_div_in_period*1000);
		end
	
	/**加载CNTVALUEIN到tap中*/
		LD =1;
		#(`clk_div_in_period*1);
		LD =0;
		data_in_from_pins_int =~data_in_from_pins_int;
		#(`clk_div_in_period*1000);
	/*********END************/	

	end
	endtask
	
	task VAR_LOAD_task;
	begin
		init;
	
	/*******CNTVALUEIN task********/
		in_delay_tap_in_int =10;
		#(`clk_div_in_period*5);
		LD =1;
		#(`clk_div_in_period*1);
		LD =0;
		data_in_from_pins_int =~data_in_from_pins_int;
		#(`clk_div_in_period*1000);
	/*********END************/
	
	
		repeat(3)begin
	/*******tap自加1********/
			in_delay_ce =1;
			in_delay_inc_dec =1;
			#(`clk_div_in_period*1);
			in_delay_ce =0;
			in_delay_inc_dec =0;
			data_in_from_pins_int =~data_in_from_pins_int;
	/*********END************/
			#(`clk_div_in_period*1000);
		end
	
	/*******CNTVALUEIN task********/
		in_delay_tap_in_int =15;
		#(`clk_div_in_period*5);
		LD =1;
		#(`clk_div_in_period*1);
		LD =0;
		data_in_from_pins_int =~data_in_from_pins_int;
		#(`clk_div_in_period*1000);
	/*********END************/
		end
	endtask
endmodule
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150

注：在进行仿真时需要将IDELAY_TYPE修改为对应的模式。

五、IDELAYE2仿真

1.FIXED模式

  当IDELAY_TYPE = FIXED为FIXED模式，线的延时时间由IDELAY_VALUE来确定。

首先当IDELAY_VALUE = 0时，仿真结果如下：

可见，线延时了600ps。

当IDELAY_VALUE = 1时，仿真结果如下：

可见，线延时了(600 + 78)ps = 678ps。

当IDELAY_VALUE = 31时，仿真结果如下：

可见，线延时了(600 + 78*31)ps = 3018ps。

2.VARIABLE模式

延时大小为(600 + 78*13)ps = 3018ps。

可见延时的大小按照上述执行。

3.VAR_LOAD模式

延时大小为(600 + 78*15)ps = 1770ps。

可见延时的大小按照上述执行。

六、总结

  本文针对IDELAYE2原语进行详解，阐明了延时的最小分辨率与参考时钟有关，分辨率为delay_resolution = 1/(322f)*1000000(ps)。通过编写测试代码，对IDELAYE2的FIXED模式、VARIABLE模式及VAR_LOAD模式进行了仿真，结果与UG471一致。

七、附录

工程文件

https://download.csdn.net/download/weixin_45372778/66985301

小坏坏_
关注
  • 1
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
Spartan6 IODELAY2 简介及应用
qq_42191700的博客
10-09 2013
在查询一堆资料后发现Spartan6 系列的IODELAY2资料很少，故只有靠自己摸索，以此记录，可为同样还在用Spartan6的同仁们提供些许帮助。
Xilinx ISERDESE2应用笔记及仿真实操
热门推荐
柳柳的博客
12-21 2万+
本文叙述了ISERDESE2的原语，并通过仿真验证了Bitslip功能。
时序约束之Xilinx IDELAYE2应用及仿真笔记
最新发布
FPGA_Designer
04-26 1206
本文我们介绍下Xilinx SelectIO资源内部IDELAYE2资源应用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信号通过引脚进入芯片内部之前，进行延时调节，一般高速端口信号由于走线延时等原因，需要通过IDELAYE2原语对数据做微调，实现时钟与数据的源同步时序要求。
vivado 的IDELAYE2的动态配置
01-19
xilinx vivado的IDELAYE2动态配置
FPGA - 7系列 FPGA内部结构之SelectIO -07- 高级逻辑资源之ISERDESE2
Vuko_Coding Zone
06-21 5249
本文节选UG471的第三章，进行整理翻译，用于介绍SelectIO资源内部的ISERDESE2资源。输入串并转换器 (ISERDESE2) 和输出并串转换器 (OSERDESE2) 支持非常快的 I/O 数据速率，并允许内部逻辑运行速度降低 8 倍 比 I/O。7 系列 FPGA 中的 ISERDESE2 是专用的串并转换器，具有特定的时钟和逻辑功能，旨在促进高速源同步应用的实施。 ......
《Xilinx IDELAYE2应用笔记及仿真实操》的工程文件
12-19
《Xilinx IDELAYE2应用笔记及仿真实操》的工程文件是一份深入探讨Xilinx FPGA中的IDELAYE2模块的实践指南。IDELAYE2是Xilinx FPGA内部延迟单元，主要用于解决高速接口如LVDS（Low Voltage Differential Signaling）...
《Xilinx ISERDESE2应用笔记及仿真实操》的工程
12-22
《Xilinx ISERDESE2应用笔记及仿真实操》的工程是一份深入探讨Xilinx FPGA中的ISERDESE2接口特性的实践教程。ISERDESE2（Input Serdes Enhanced with Error Detection and Correction）是Xilinx公司为高速数据接收...
modelsim2019.2 + vivado2018.2仿真xilinx原语.doc
12-02
本篇文章将详细讨论如何在Modelsim 2019.2与Vivado 2018.2环境下仿真Xilinx原语，并解决一些常见的问题。 1. Xilinx仿真库的获取与设置： 首先，你需要从提供的链接（由于此处无法直接提供链接，你可以自行通过描述...
xilinx vivado的五种仿真模式和区别
01-19
本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。 分别为： 1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。 2. post-synthesis funcTIon ...
Xilinx_FPGA_FFT_应用笔记.rar_FFT笔记_FPGA FFT_Xilinx fft_fft_算法笔记
07-14
《Xilinx FPGA FFT应用笔记》是一份深入解析FFT（快速傅里叶变换）算法在FPGA（现场可编程门阵列）中实现的专业文档。FFT是数字信号处理领域中的核心算法，广泛应用于图像处理、通信系统、音频处理等多个领域。这份...
iodelay 使用总结
gaoxcv的博客
12-09 6833
1ku040 的 每个delay单元大概在4ps左右，共有512级delay 2 纯内部逻辑延时要用 idelay，不能用odelay 3 time模式不好用， 在idelay中用time模式，导致idelayctrl的rdy管脚一直无法拉高 在odelay中用time模式，会导致设定的初始延时值不起作用 4 使用cascade模式要按照如下方案 ...
xilinx原语介绍及仿真之ODELAYE2
weixin_50810761的博客
12-17 1654
ODELAYE2模块是K7 FPGA用于对输出信号进行延时的组件，方便多bit的各位信号之间进行对齐。
vivado IDELAY原语使用
weixin_48027403的博客
03-13 1476
介绍：vivado iodelay可以调整输入FPGA IO信号的延时，集成在芯片IOB内部以ps为单位。适用于外部输入信号时钟和数据由于走线延时不等长导致的不同步，可以通过给时钟或者数据加idelay单元，使得时钟能稳定的采集到数据。
odelay:输出两个脉冲p1，p2，p1比p2延时0.5ns
FPGAer_QQ742875810的博客
02-02 1301
odelay:输出两个脉冲p1，p2，p1比p2延时0.5ns 分析：使用逻辑内部的时钟计数显然不行，没有这么高的时钟。可以使用IOB(input output block)的odelay模块进行延时。 module Odelay_test ( input clk, input rst, output p1, output p2 ); wire RDY; wire pulse; reg [9:0] cnt; always@(posedge clk )begin if (rst==1'
Vivado使用技巧（32）：IO延迟的约束方法
FPGADesigner的博客
09-27 1万+
上一篇讲述了对时钟的约束方法，时钟不仅对设计很重要，约束情况也很多、很复杂，需要一定的经验。本文将讲述另一种重要的约束：I/O延迟，但与时钟约束相比就简单的多，本文篇幅也相对较少。 为了对设计外部的时序情况进行精确建模，设计者必须设定输入和输出端口的时序信息。Vivado只能识别出FPGA器件范围内的时序，因此必须使用set_input_delay和set_output_delay命令来设置FPG...
Xilinx-7-SelectIO-ISERDESE2-串并转换器
理论结合实践，开启你的电子学习新方案！
10-28 9193
ISERDESE2是专用的串并转换器，它在完成串并转换时并不会带来多余的时序上的问题，从而很适合应用到高速源同步应用中。比如摄像头数据。
FPGA 控制 FLASH 之 Startup 原语使用相关链接
Reborn Lee
04-24 7678
固件远程更新之STARTUPE2原语（fpga控制flash） 上个格式不方便看，看这个转载的： https://blog.csdn.net/Reborn_Lee/article/details/89187417 针对所有 ISE 版本和 Vivado 2017.2 及更早版本的 Zynq-7000 SoC RSVDGND 引脚和 PL STARTUPE2 原语需求的设计咨询 这个才是最重...
vivado idelaye2
09-02
在Vivado中，IDELAYE2是一种Xilinx内部的输入信号延时资源，它可以将输入信号延时一段时间。IDELAYE2有三种工作模式：固定延迟模式（FIXED），可变延迟模式（VARIABLE）和可加载可变延迟模式（VAR_LOAD或VAR_LOAD_PIPE）。在固定延迟模式下，延迟由属性IDELAY_VALUE设置，且延迟是固定的，不可更改。在可变延迟模式下，延迟可以根据需要进行调整。在可加载可变延迟模式下，延迟的加载位置不同。 IDELAYE2有一些特定的端口，用于配置和控制延时。IDELAYCTRL原语在固定延迟模式下必须被实例化。具体的IDELAYE2端口和IDELAYCTRL的时序可以在相关资料中找到。 此外，关于IDELAYE2的工程代码和仿真例子，以及总结和附录，可以在相关资料中找到更详细的信息。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [Xilinx IDELAYE2应用笔记及仿真实操](https://blog.csdn.net/weixin_45372778/article/details/122026121)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值