EDA软件_Cadence_Allegro 16.6添加封装库路径(导入网表时需要)

    按照《Cadence 高速电路板设计与仿真》(第5版)9.2节的输入网络表操作,无法正确导入网络表,原因是封装库路径没有设置,具体的设置方法如下。

    选择Setup->User Preferences,弹出 User Preferences Editor 对话框,点击 Paths 前面的‘+’号展开,再点击Library,需要设置其中三个参数,将封装库添加到目录下,如下图所示。



参考链接:http://wenku.baidu.com/link?url=4k8-osDTGGnTdNgACP8Rsw3d3uRA3lN7gJ-dIwDxaPRRpch7g9IujdiMUpuoLywS28kihhsnPhHDwAgbtECPr7ja79Czi0SKv0tc_mZkw_7

  • 0
    点赞
  • 36
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值