【ZYNQ-7000开发之六】使用PS控制DDR3的读写

最新推荐文章于 2024-07-26 17:15:48 发布
最新推荐文章于 2024-07-26 17:15:48 发布
阅读量1.4w 收藏 64
点赞数 9
分类专栏： Zynq ARM FPGA 嵌入式 文章标签： ZYNQ Zedboard DDR
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/rzjmpb/article/details/50402484
版权
本教程详细介绍了如何在ZYNQ-7000平台上通过Vivado和SDK来创建硬件系统，并编写软件程序控制DDR3内存进行读写操作。通过步骤演示了从新建Vivado工程到生成Bitstream，再到SDK中编写读写函数并进行烧写测试的完整流程。
摘要由CSDN通过智能技术生成

本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。

本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。

本文所使用的开发板是Miz702(兼容zedboard)
PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2

生成硬件系统

新建vivado工程

这里写图片描述

选择Zedboard

这里写图片描述

新建Block Design

这里写图片描述

添加ZYNQ PS

这里写图片描述

点击Run Block Automation,让vivado自动配置好zedboard相关的默认的信息，点击OK

最低0.47元/天 解锁文章
RZJM_PB
关注
专栏目录
ZYNQ--PL读写PS端DDR数据
baidu_34971492的博客
04-23 2254
PoE技术的工作原理是在供电设备和接收设备之间进行电力传输的协商，以确保安全可靠的供电。同时，PoE技术还具有一定的电力保护功能，可以在电力超载或短路时自动停止供电，保护设备的安全。PoE供电系统的主要供电特性参数包括电压（典型值为48V）、允许最大电流（550mA）、典型工作电流（10到350mA），以及为供电设备提供的功率等级（最大不超过13W）。PoE供电（Power over Ethernet）是一种技术，它允许通过现有的以太网电缆为设备提供电力，同时该电缆也用于数据的传输。
zynq tcp如何从网口发数据_ZYNQ_PL与PS的DDR交互
weixin_39658900的博客
12-11 1465
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么...
ZYNQ学习之路（四）：DDR读写测试实验
梅菜扣肉
03-07 7649
一、AXI协议简介 ZYNQ的架构是分为PL与PS的，因此两者之间免不了数据交互，之前我们介绍了通过BRAM进行交互，但BRAM进行交互存在速度慢、内存有限的缺点，对于ZYNQ7020来说，其BRAM只有4.9M，当数据量较大时，就没有办法使用了。而PS端的DDR3起码是512M，甚至有的达到了4G，可以满足大量数据进行交互。 PL与PS进行高速的数据交互要通过AXI协议。zynq 7000 SOC 的 HP 口是 High-Performance Ports 的缩写，如下图所示，一共有 4个 HP 口
基于Zynq 配置DMA在PS DDR 端和在PL AXI-Stream FIFO
weixin_42576920的博客
02-27 1647
本文讲解了在PYNQ-Z2开发板中配置DMA连接PS端中的DDR与PL端中的FIFO
ZYNQ 踩坑日记6 使用MicroBlaze读写DDR问题
最新发布
qq_62884297的博客
07-26 300
MicroBlaze软核，是使用一定的FPGA资源的32位/64位处理器，FPGA使用软核可以达到和ZYNQ差不多的效果，刚开始使用ZYNQ来测试MicroBlaze软核，发现Debug的时候程序进不去，照网上的问题也跑不通，一运行就进入汇编那块去了。在把mig ip核配置好output product时，程序出现闪退，网上查原因发现，是\sources_1\bd\design_1\ip\design_1_mig_7series_0_0\mig_a.prj，这个文件出现了乱码。再生成就没有问题了。
PYNQ2之ZYNQ的PS读写DDR
weixin_39813867的博客
10-29 6213
1、前期准备        和前面的不一样这里需要用到DDR，所以需要在PS中正确配置DDR，这也是看别人zedboard板卡教程自己却一直实行不了的原因。 问题一：串口打印问题        首先是串口驱动问题，网上下载驱动，安装一直提示未正确安装驱动，设备工作不正常。       解决方法：板卡接上电脑，开机，然后联网，打开360驱动大师，然后会出现一个未安装驱动的USB设备，然后点击...
ZYNQ基本用法------DDR（1）
热门推荐
梦 醉了谁的博客
05-10 1万+
PS端对DDR进行读写DDR原理硬件部分1、建立工程2、点击“Create Block Design”，创建一个 Block 设计，也就是图形化设计3、点击“Add IP”快捷图标，搜索ZYNQ，然后双击。4、双击 Block 图中的“processing_system7_0”，配置相关参数1、首先出现的界面是 ZYNQ 硬核的架构图，可以很清楚看到它的结构，可以参考 ug585 文档，里面有对 ZYNQ 的详细介绍。图中绿色部分是可配置模块，可以点击进入相应的编辑界面，当然也可以在左侧的窗口进入编辑。下面
ps读写ddr3里面的数据 zynq_Zynq：用PS控制DDR3内存读写
weixin_35719775的博客
01-06 1421
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Zynq：用PS控制DDR3内存读写，话不多说，上货。本篇文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是属于学习的过程，还是可以经历经历的。本系列文章尽可...
ZYNQ DDR读写
qq_37041791的博客
08-26 2738
​ 使用Xilinx SDK对Zynq的PCIE，SRIO等高速接口进行调试的过程中，经常会涉及到DMA对DDR数据的读写，此时就会引入会引入cache一致性问题 ​
XLINX系列之Zynq-7000系列DDR内存控制器详解
JY6669991010的博客
11-24 4016
DDR内存控制器支持DDR2，DDR3，DDR3L和LPDDR2设备，包括三个主要块：AXI存储器端口接口（DDRI），带有交易调度器（DDRC）的核心控制器和具有数字PHY（DDRP）的控制器。它具有四个64位同步AXI接口的DDRI块接口，可同时为多个AXI主机提供服务，每个AXI接口都有自己的专用交易FIFO。DDRC包含两个32输入内容可寻址存储器（CAM），以执行DDR数据服务调度，以最大限度地提高DDR内存效率。它还包含用于低延迟通道的飞频通道，以允许访问DDR存储器而不通过凸轮。
基于Xilinx FPGA的DDR3读写控制模块（包含整个工程）
07-05
基于Xilinx FPGA的DDR3控制器读写程序，此程序已经用于实际的项目中，读写控制很稳定。上传的是一个实际的DDR3工程，开发环境为Vivado 2017.4
ddr3的读写操作
11-15
改工程是由vivado完成的，里面包含读写的测试以及详细的文档说明。
zynq pl读写ddr 实现vga高清显示
11-29
如题：详细链接：https://blog.csdn.net/LOTOOHE/article/details/78692798
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
zynq pl通过axi总线读写ps端ddr，没有使用dma，完整程序压缩包
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
ps读写ddr3里面的数据 zynq_ZYNQ_PL与PS的DDR交互
weixin_32660773的博客
01-13 2892
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么连接(好比两个...
基于MIG控制器的DDR3读写控制详解
Lynrxl的博客
03-21 2054
基于MIG控制器的DDR3读写控制详解 目的：详细...
五、用户端实现DDR3 SDRAM读、写控制
k7126685的博客
12-29 581
其中：rd_data_fifo_ctrl、rd_cmd_fifo_ctrl、wr_cmd_fifo_ctrl、wr_data_fifo_ctrl就是新增的外围fifo控制器分析1.读写命令fifo中（rd_cmd_fifo_ctrl、wr_cmd_fifo_ctrl）有数据时，empty信号为低，取反后作为rd_req和wr_req信号输入到仲裁器中。
zynq pl读写ps端ddr
06-15
Zynq的PL可以通过AXI接口与PS连接，实现PL读写PS端DDR的功能。具体实现步骤如下: 1. 在Vivado中设计一个Zynq的FPGA流程图，将需要使用的IP核或模块加入进去。 2. 通过AXI GPIO，将外部的信号输入到PL中。这些信号可以来自PS端的DDR内存。 3. 使用AXI DMA IP核来进行数据的传输。在PL中，需要通过AXI协议来访问PS端的DDR内存，并读取或写入指定的数据。 4. 可以使用AXI Interconnect来多路映射数据传输。这个模块可以连接多个IP核，并根据规则来完成数据传输和地址映射。 5. 对于高速数据传输和高吞吐量的情况，可以使用AXI High Performance Bus (HPB) IP核。它可以提高数据传输的速度和可靠性。 在完成以上步骤后，PL就能够读写PS端的DDR内存了。这样可以有效地利用PS和PL的资源，提高系统的整体性能。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值