Verilog刷题-14-Vector2

最新推荐文章于 2023-05-03 20:01:12 发布

不知道叫啥好一点

最新推荐文章于 2023-05-03 20:01:12 发布

阅读量731

点赞数 1

分类专栏： Verilog刷题文章标签： verilog

本文链接：https://blog.csdn.net/A_A666/article/details/107230184

版权

Verilog刷题专栏收录该内容

22 篇文章 30 订阅

订阅专栏

题目描述

文字描述
A 32-bit vector can be viewed as containing 4 bytes (bits [31:24], [23:16], etc.). Build a circuit that will reverse the byte ordering of the 4-byte word.
一句话来说就是将32位输入数据倒腾倒腾：
AaaaaaaaBbbbbbbbCcccccccDddddddd => DdddddddCcccccccBbbbbbbbAaaaaaaa
图示
无

代码

module top_module( 
    input [31:0] in,
    output [31:0] out );//

    assign out[31:24] = in[7:0];
    assign out[23:16] = in[15:8];
    assign out[15:8] = in[23:16];
    assign out[7:0] = in[31:24];

endmodule