uvm_do系列宏解析

最新推荐文章于 2024-09-23 10:10:53 发布
最新推荐文章于 2024-09-23 10:10:53 发布
阅读量9.4k 收藏 59
点赞数 5
分类专栏： IC验证
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Andy_ICer/article/details/111537534
版权
本文详细解析了UVM中的uvm_do系列宏，包括uvm_do、uvm_do_pri等8个宏的使用，重点分析了`uvm_do_on_pri_with`的参数、形式和代码实现。这些宏主要用于sequence类中，通过宏调用实现transaction的发送，并通过不同参数设定发送方式、优先级和约束条件。
摘要由CSDN通过智能技术生成

目录

1、uvm_do系列宏包括

2、宏的形式记忆

3、宏的参数记忆

4、代码解析

5、下面来具体分析`uvm_do_on_pri_with

微信公众号

​    上一篇加法器的UVM验证平台的文章中介绍了两种发送transaction的方法，但是这两种方法其实大同小异，因为uvm_do的这个宏中其实调用了start_item()和finish_item()，下面就详细介绍一下uvm_do系列宏。

 

1、uvm_do系列宏包括

`uvm_do

`uvm_do_pri

`uvm_do_with

`uvm_do_pri_with

`uvm_do_on

`uvm_do_on_pri

`uvm_do_on_with

`uvm_do_on_pri_with

 

2、宏的形式记忆

　　细心的读者，从上面的排列就能发现一个简单的规律，帮助记忆。金字塔记忆方法。

最低0.47元/天 解锁文章
Andy_ICer
关注
专栏目录
【从零开始学习 UVM】6.2、UVM 激励产生 —— `uvm_do 序列宏解析
努力，加油每一天鸭~
03-31 1341
【从零开始学习 UVM】6.2、UVM 激励产生 —— `uvm_do 序列宏解析
UVM激励产生：使用UVM do序列宏解析
DlqCoder的博客
10-17 191
在基于UVM（Universal Verification Methodology）的验证环境中，激励产生（Driver）是一个重要的组件，用于向设计模块发送输入数据。定义一个自定义序列，并在其中设置要发送的测试向量。然后，在测试中实例化该序列，并调用。接下来，我们需要在测试中实例化和使用这个自定义序列。序列宏来生成和执行验证序列，以向设计发送特定的测试向量。这样，测试向量将被发送到设计模块，完成激励产生的过程。的自定义序列，该序列将包含我们要发送的特定测试向量。函数中，我们初始化了测试向量的值，并使用。
uvm 形式验证_uvm_do系列宏解析
weixin_32836671的博客
12-30 4983
上一篇加法器的UVM验证平台的文章中介绍了两种发送transaction的方法，但是这两种方法其实大同小异，因为uvm_do的这个宏中其实调用了start_item()和finish_item()，下面就详细介绍一下uvm_do系列宏。1、uvm_do系列宏包括：`uvm_do`uvm_do_pri`uvm_do_with`uvm_do_pri_with`uvm_do_on`uv...
UVM验证：uvm_do_on_with函数随机化约束问题及解决方案
qq_54649447的博客
12-22 6506
比如：为了增强代码的可读性，我们通常会将顶层和底层的seq变量定义为相同名称，在顶层top_vseq中启动底层sub_seq时，'uvm_do_on_with(sub_seq,{a == a});这个约束是无法生效的。 1、约束不生效的原因 从编译器的角度出发，它不知道两个变量a有什么不同，并且会把它做为sub_seq作用域中的两个相同变量，这就导致约束失效。 2、解决方案 将顶层变量和底层变量定义成不一样的名称，比如：顶层变量定义为a，底层变量定义为rand_a，然后执行’uvm_do_on_with(s
IC验证面试经验分享——UVM篇
m0_62972188的博客
08-18 1706
本文主要分享一些IC验证面试中UVM相关的常问知识面经，希望能帮到你！
UVM：6.3.1 uvm_do系列宏
热门推荐
06-17 1万+
1.uvm_do系列宏主要有以下8个： 1）uvm_do_on用于显式指定那个sequencer发送此transaction。第一个是transaction 指针，第二个是sequencer 指针。 2）使用uvm_do 时，默认的sequencer 就是此sequence 启动时为其指定的sequencer，sequence 将这个sequencer 的指针放在其成员变量m_sequ
`uvm_do系列宏
qq446293528的博客
06-11 1759
一、`uvm_do系列宏包括： `uvm_do `uvm_do_pri `uvm_do_with `
UVM_DO宏学习
weixin_60687833的博客
08-09 3072
无
UVM学习整理——UVM通信（sequence）
lizhao_yang_的博客
11-28 4412
五、sequence UVM的sequence机制最大的作用就是将test case和testbench分离开来。 对一个项目而言，testbench是相对稳定的框架，而针对各个module要有不同的测试内容，所以具体的test case 的差异非常大。在UVM中， test和sequence类总是成对出现，实现了testbench和具体的test case的结合。test类中可以针对具体的测试内容对testbench做一些差异化配置，在sequence类中则是实现test case的具体...
UVM——sequence & item
weixin_42482170的博客
03-23 1232
此处sequence泛指uvm_sequence_item类，item泛指uvm_sequence_item类。 sequence用来实现激励生成和场景控制；item实现对激励所需要的具体数据和控制要求。 sequence item介绍 item基于uvm_object类，具备UVM核心基类所必要的数据操作方法，如copy()，clone()，compare()，record()等。通常将它们划分为以下类： - 控制类。如总线协议上的读写类型、数据长度、传送模式等。 - 负载类。一般指数据总线上的数据包。
uvm_do系列宏介绍
m0_61703043的博客
02-23 8828
uvm_do系列宏介绍
uvm_ref_system_verilog_nan_UVM_
10-03
实现UVM 验证平台，实现简易的verilog验证平台，包含参考平台，uart接口实现
uvm_do宏用法
weixin_39662684的博客
02-24 3335
uvm_do宏其实是与uvm_sequence配合使用的，一般在body函数中调用的，之前在调试环境中，在非uvm_sequence中单独调用，导致无法获取response从而导致程序被hang ...
UVM学习笔记--uvm_do宏干了啥？
m0_63492501的博客
04-15 1861
除了uvm_do宏外，uvm_send宏、uvm_rand_send宏、uvm_create宏，其第一个参数都可以是sequence的指针。唯一例外的是start_item与finish_item，这两个任务的参数必须是transaction的指针。此系列一共有8个（do系列和do_on系列各4个），其实这8个系列宏最底层都是uvm_do_on_pri_with这个宏，其他7个都是对他的4个参数做了不同的固化后而形成，先看看他的参数定义。m_sequencer中。的指针，即在哪个sequencer上启动。
UVM-使用do系类宏发送item,sequence
helloworld573的博客
01-28 919
> 将上一篇中，使用start方法发送item/sequence的过程，封装成了uvm_do系列宏。 上一篇链接：[UVM-使用start发送item,sequence](https://blog.csdn.net/helloworld573/article/details/122651582?spm=1001.2014.3001.5502)
UVM 使用start_item和finish_item指定sequencer发送item，比uvm_do_on更灵活。
geter_CS的博客
03-02 8872
我们使用uvm_do_on(item,sqr)是可以指定那个sequencer发送此。而且uvm_do系列宏第一个参数即可以是sequence也可以是transaction，当是sequence时使用start任务来启动sequence，当是transaction时使用start_item和finish_item来发送transaction。 1.uvm_do局限性：uvm_do系列宏封装的太好但是灵活性更差。比如场景： 要发送的transaction很复杂（有很多signal），我们需要精细化制定
UVM基础-sequence系列宏
qq_36955425的博客
06-04 4155
为什么cast会为0？使用重载pre_do，mid_do，和post_do的方法只会把简单的方式复杂化。事实上，这几个宏的底层都是`uvm_rand_send_pri_with，其他宏在其基础上做了参数固化，对于`uvm_rand_send_pri_with的源码分析，逻辑和其他的宏一样，只不过这个宏除了调用start_item和finish_item之外，还需要调用get_sequencer来获取sequencer，因此，这一系列宏需要和uvm_create系列宏配合使用。用的比较少，不过多讨论。
`uvm_do_on_with宏约束失败解决办法
最新发布
weixin_60773558的博客
09-23 356
如果直接使用addr/data变量对其赋值，会导致编译器无法正确的识别addr/data变量所处的结构层次，进而无法产生正确的约束。（在波形上仍然显示随机值。在virtual sequence中对sequence的变量进行约束）使用上述uvm_do_on_with宏后，约束没有生效。在使用约束时，使用不同的变量名，避免产生错误的约束结果。`uvm_do_on_with宏约束失败解决办法。
uvm_do系列宏浅析
12-17 1347
uvm_do系列宏浅析 外表篇： uvm_do系列宏包括： `uvm_do `uvm_do_pri `uvm_do_with `uvm_do_pri_with `uvm_do_on `uvm_do_on_pri `uvm_do_on_with `uvm_do_on_pri_with 宏的形式记忆： 　　细心的读者，从上面的排列总就能发现一...
’uvm_do宏
05-24
uvm_do宏是SystemVerilog中UVM测试框架中的一种宏，用于在UVM测试类中执行一个sequence或task。它可以将sequence或task的实例化、启动和结束过程封装为一个方便的宏。使用uvm_do宏时，需要指定被执行的sequence或task的名称，以及传递给该sequence或task的参数，例如： ``` uvm_do(my_sequence, my_param1, my_param2); ``` 其中，my_sequence是被执行的sequence或task的名称，my_param1, my_param2是传递给该sequence或task的参数。使用uvm_do宏可以简化测试代码，提高测试效率。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值