关于负数在FPGA中输入、输出与存储形式

最新推荐文章于 2024-09-10 21:37:14 发布

Cthanta

最新推荐文章于 2024-09-10 21:37:14 发布

阅读量3.3k

点赞数 1

分类专栏：二进制数 FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/Cthanta/article/details/123104838

版权

FPGA 同时被 2 个专栏收录

2 篇文章 0 订阅

订阅专栏

二进制数

1 篇文章 0 订阅

订阅专栏

1.如果要输入有符号数-20时，可以直接a=8'b10010100(原码)或者a=-7'b0010100(不加符号位的原码)或者a=-8'd20；不需要将原码转换为补码后输入IO。

2.当负数进行运算时（加减乘除），结果仍然为负数，其输出的二进制数以补码形式输出。例如-80输出为10110000。

3.当输入数字占用高位时应当注意符号位与数位有没有冲突。例如：a=4'd8;此时芯片会将这个数识别为-8。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Cthanta

关注关注

1
点赞
踩
8

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

目标检测YOLO实战应用案例100讲-智能目标检测系统在FPGA中的设计与实现

qq_36130719的博客

06-06

2257

本文结合FPGA芯片的高并行、低功耗、可重配置等优势，对基于卷积神经网络结构的目标检测算法，在端侧场景下的加速与部署进行研究与实现。本章节对本文涉及到的基本理论知识与技术手段进行介绍，为后续系统的方案分析与系统设计奠定理论基础。首先，介绍了卷积神经网络的基本组成部分及其原理。然后，对FPGA及其开发技术进行简单介绍。最后，对当前常用的部分基于FPGA的卷积神经网络加速方法进行概述。

FPGA中正负数和定点小数的表示方法

吉大秦少游

09-22

6722

在日常生活中，我们常常需要到正数与负数，比如南北两级气温常年为零度以下，这个时候我们就需要负数来表示温度。那么在FPGA工程里面也是这样，我们如果想要做温度监测工程，自然而然的就会需要到负数来表达零下的温度。当然FPGA中除了数字正负的表达，还需要用到小数。在加减乘除的运算中，小数的出现是不可避免的。作为FPGA工程师，我们无法保证所有设计都不出现负数或者小数的情况，不能避免我们就克服，今天就为大家分享一下FPGA中负数与小数的表达。一、负数的表达关于负数，大家都知道在任何正数前加上负号便成了负数，比如

参与评论您还未登录，请先登录后发表或查看评论

用FPGA实现正负数开方、平方、乘法、除法、取余等数学运算并signaltap硬件仿真成功

兴趣使然的ICer

11-09

3249

用FPGA实现正负数开方、平方、乘法、除法、取余等数学运算并signaltap硬件仿真成功主要通过软件可以综合的数学运算和IP核实现一、先定义了参数，有正有负。matlab计算结果是35，Signaltap计算结果也是35 二、数学公式如下：计算方案：参数设置： S_x_110000 = 0.099110000=991 S_y_110000 = -0.107610000=-1076 S_z_1 10000= -0.223110000=-2231 S_x_2 10000= 0.115010000=11

FPGA学习笔记（十三）负数运算

贾saisai的博客

11-16

1541

再计算 0 0101+ 1 1010 =1 1111，这样的话就需要用 1111111表示0.，不方便。计算中1-2会转化为1+（-2），减法转加法，乘法转加法和位移，除法转乘法再转换。0 0101+ 1 1011= 00000 （0），于是就可以用全0表示0了。所以出现了反码：正数的反码不变，负数的反码是符号位不变，其他取反。1 0101的补码：1 1010+1 = 1 1011。如果最高位是1，就是负数，要倒转回去（即+1，取反）于是出现了补码，正数的补码不变，负数的补码加1。那么如何进行加减乘除呢。

FPGA求负数原码

yundanfengqing_nuc的专栏

01-12

1677

转自：http://blog.csdn.net/u011746496/article/details/44761865

负数的表示方法

zcg1041的专栏

11-29

1376

正数二进制 ->负数二进制：正数的原码取反 +1；负数二进制->正数二进制：负数的二进制-1 取反；右移：最高位补符号位；左移：有低位补零，符号位不变；

负数的原码、补码

shouhuzhixing123的博客

09-17

1万+

1）负数的原码：符号位为1，数值位为其绝对值。如下面的-97。 2）计算机和fpga使用的运算都是补码，而不是原码。不同bit的减法得到的结果一样。如果当然原码就错了。例：不同位宽的两个数相减，fpga相减后，得到的两个结果。他们都表示的是-6，但是它不是-6的原码，而是-6的补码。 4bit 0-6 =-6

FPGA数值的表示与运算

qq_32147275的博客

04-02

966

FPGA设计中的数值表示均为二进制表示方法，其对数字的量化精度有限。因此，深入理解有效字长效应对数字信号的处理精度和性能的影响至关重要。且在考虑数字的表示方法时，须同时考虑数字具有足够的精度和尽可能少的消耗逻辑资源。按数值类型分类，FPGA中的数值分为整数、定点数以及浮点数，以下分别对其表示方法、运算的HDL描述进行介绍。

单片机与DSP中的4抽头直接FIR滤波器

11-13

在这种结构中，每个抽头的延迟线存储了输入序列的历史数据，这些数据与系数相乘后，通过加法器合并，形成输出。对于对称和非对称滤波器，这种结构都可以适应，只需适当调整系数即可。 **设计优化** 为了提高FIR...

数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础【2.2】

qq_43416206的博客

09-08

1338

如3.1节所述，FPGA中的二进制数可以分为定点数和浮点数两种格式，虽然浮点数据的加减法运算相对于定点数而言在运算步聚和实现难度上都要复杂得多，但基本的运算仍然是通过分解为定点数运算，以及移位等运算步骤来实现的。因此本节只针对定点数运算进行分析讲解。进行FPGA实现的设计输入语言主要有Veril0gHDL和VHDL 两种。由于本书使用VHDL语言讲解，这里只介绍 VHDL语言中对定数的运算及处理方法。VHDL设计文件中最常用的数据类型是单bit二进制变量 STD LOGIC,以及 bit

基于FPGA与RK3588的多通道低延时3G-SDI视频信号

热门推荐

Crazzy_M的博客

08-25

4万+

文章目录一、FPGA内部资源1. 什么是FPGA2.FPGA内部资源二、同步时钟、同步/异步电路1.同步时钟2.同步/异步电路三、同步复位/异步复位1.同步复位2. 异步复位3. 异步复位同步释放四、同步FIFO/异步FIFO1.同步FIFO2.异步FIFO五、FIFO最小深度计算1.FIFO最小深度2.示例分析六、逻辑电平1.TTL电平标准2.LVTTL电平标准3.CMOS电平标准4.LVCOMS电平标准5.RS2326.RS4857.ECL、PECL、LVPECL8.LVDS9.CML10.GTL11

基于FPGA的四则运算

weixin_43727437的博客

01-09

3521

一、基于FPGA的简单除法 //基于FPGA的除法 module c ( input i_clk, input i_rst_n, input i_data_valid, input [7:0] i_data_a; input [7:0] i_data_b, output reg o_data_valid, output reg [7:0] o_data_shang, outp...

数字IC/FPGA中有符号数的处理探究

want<offer>的博客

08-18

2039

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。

Verilog的基本表示法（详解）

Sefasher的博客

11-29

795

欢迎小伙伴们光临寒舍！！!其实，C语言和Verilog两个就像哥哥和弟弟一样，所以Verilog继承了哥哥很大一部分的优点，这也就意味着，它与C哥相同点颇多，像数据类型和运算符等等。在Verilog中，我们的数据类型有19种之多，最常用的有四种（reg型；wire型；interger型；parameter型），其中包含从语言中出现的常量和变量。今天我们主要讲述，常量中的整数。它有与C语言一模一样的进制，有与C语言一模一样的进制转换，所以在这不多赘述，。

FPGA中无符号数加减

qq_46091126的博客

06-11

3096

无符号数每位都是有效数字，那么问题来了。两数相减，应该是把减数当成负数加上其补码。补码是有效位取反加一，符号位不变，那么无符号数没有符号位，怎么实现两数相减呢？综合后：图中可以看出，自动为无符号数补充了一位，猜测为符号位那么两数相加是不是也是这样呢?同样，将上述代码改成a + b,综合结果如下图。两数相加不会补充又有一个问题，补充符号位，是怎么做的呢？按理来说a最左边填0、b最左边填1，可综合的结果好像都是接高电平。为此还得查看内部结构。由内部结构......

FPGA负数的右移计算

weixin_34121304的博客

07-30

565

module yunsuan1(input clk,rst_n,output reg [7:0]a,b,b1,b2,b3,c,d,count);always @(posedge clk)begin count=count+1;if(count==10) a=-25;if(count==11) a=-26;if(count==12) a=25;if(count==13) a=2;b=~a+1;b1...

verilog 中关于负数的理解

笨蛋大乌龟的博客

12-03

1万+

首先要说的是，二进制中关于一个负数，它的补码应该是本身按位取反加1就可以得到，这个公式学过数字电路的人都知道，但是为什么按位取反加1就可以得到这个负数的补码？可能很多人都不知道。那么，我们就来搞清楚它！要先入为主的引出一个概念，补码是什么？补码：在二进制中为了保证两个相反数相加=0，提出来了一个补码的概念。 eg：（-1）+（1）=0；用二进制怎么表示这个等式呢？（1001）+（0001）= 0 ，嗯？怎么好像不对啊? 加起来不等于0啊...

负数的或运算

KgdYsg的博客

01-24

3489

场景：有一个函数的返回值是一个状态量，我希望用这个状态量的每一位来表示一种状态的T/F。迫于强迫症，这个返回的值应该是负数的。所以一开始我大概是这样写的 if(xxx) { res |= -1; } if(yyy) { res |= -2; } if(zzz) { res |= -4; } 但是这个结果一直是-1。原来以为负数的或运算和正数

python输出列表中负数个数，输入列表

06-08

可以通过以下代码实现： ```python my_list = input("请输入列表，用空格分隔每个元素：").split() count = 0 for num in my_list: if int(num) < 0: count += 1 print("列表中负数的个数为:", count) ``` 首先，我们使用 `input()` 函数读取用户输入的字符串，并使用 `split()` 函数将其拆分为一个字符串列表。然后，我们使用一个 `for` 循环来遍历列表中的每个元素，如果元素是负数，就将 `count` 变量加1。最后，我们输出 `count` 变量的值，即列表中负数的个数。请注意，由于 `input()` 函数返回的是一个字符串，因此我们需要使用 `int()` 函数将字符串转换为整数，以便能够比较列表中的元素是否为负数。