FPGA面试题【跨时钟域的方法】

目录

题目

核心思路

答案

FPGA全貌

题目

跨时钟域的方法

核心思路

纯八股

答案

方法1 双触发器（打2拍）

该方法只用于慢到快时钟域的1bit信号传递。在Xilinx器件中，可以使用(* ASYNC_REG = "TRUE" *)标记，将两个寄存器尽量靠近综合，降低 亚稳态因导线延迟太大而传播到第二个寄存器的可能性。

module ff2(
    input  clk0,//10M
    input  din,
    input  clk1,//100M
    output dout
);
    reg din_r=1'd0;
    (* ASYNC_REG = "TRUE" *)
    reg r0=1'd0;
    (* ASYNC_REG = "TRUE" *)
    reg r1=1'd0;
    assign dout = r1;
    always@(posedge clk0)
        din_r <= din;//由于不确定前级是否有触发器，这里默认加一级寄存，防止出现毛刺
    always@(posedge clk1)begin
    	r0    <= din_r;