3，FPGA_Verilog基础篇：Verilog中数值的表示

已于 2024-08-16 22:04:40 修改
阅读量546 收藏 10
点赞数 4
分类专栏： FPGA_Verilog基础篇 文章标签： fpga开发
于 2024-06-09 13:30:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_LOVE/article/details/139560981
版权

*******私信博主请加V：FPGA_GO*******

​​​​​​​///

1，FPGA_Verilog基础篇：Verilog发展进程-CSDN博客

2，FPGA_Verilog基础篇：理解Verilog的四值逻辑-CSDN博客

3，FPGA_Verilog基础篇：Verilog中数值的表示-CSDN博客

4，FPGA_Verilog基础篇：信号声明类型-CSDN博客

5，FPGA_Verilog基础篇：模块的端口声明-CSDN博客

6，FPGA_Verilog基础篇：verilog语言的操作符-CSDN博客

7，FPGA_Verilog基础篇：verilog基本逻辑运算-CSDN博客

8，FPGA_Verilog基础篇：verilog关系操作的逻辑运算实现-CSDN博客

9，FPGA_Verilog基础篇：veriolg算术运算-CSDN博客

10，FPGA_Verilog基础篇：verilog移位操作-CSDN博客

11，FPGA_Verilog基础篇：关系操作符简介-CSDN博客

12，FPGA_Verilog基础篇：拼接运算符简介-CSDN博客

13，FPGA_Verilog基础篇：verilog数值的位宽扩展规则-CSDN博客

14，FPGA_Verilog基础篇：verilog移位与拼接实现-CSDN博客

15，FPGA_Verilog基础篇：verilog双向inout接口表示_fpga inout端口-CSDN博客

16，FPGA_Verilog基础篇：verilog之锁存器和触发器-CSDN博客

17，FPGA_Verilog基础篇：verilog之for循环-CSDN博客

18，FPGA_Verilog基础篇：verilog之函数用法-CSDN博客

19，FPGA_Verilog基础篇：verilog之任务用法-CSDN博客

20，FPGA_Verilog基础篇：verilog之任务与函数用法比较-CSDN博客

21，FPGA_Verilog基础篇：verilog之宏define介绍-CSDN博客

22，FPGA_Verilog基础篇：verilog之条件编译指令介绍-CSDN博客

23，FPGA_Verilog基础篇：verilog之参数parameter介绍-CSDN博客

24，FPGA_Verilog基础篇：verilog之本地参数localparam-CSDN博客

25，FPGA_Verilog基础篇：verilog之generate生成块-CSDN博客

26，FPGA_Verilog基础篇：verilog之常数规则-CSDN博客

27，FPGA_Verilog基础篇：verilog中整数运算的位宽和符号规则-CSDN博客

28，FPGA_Verilog基础篇：verilog中的字符串表示-CSDN博客

29，FPGA_Verilog基础篇：verilog中带整数的算术表达式分析-CSDN博客

30（结束篇），FPGA_Verilog基础篇：verilog中的数值运算规则总结-CSDN博客

///

为了方便书写和符合开发者的一般习惯，verilog语言里提供了关于常量数值的多种进制的表示方法，常量数值的一般格式如下图1所示：

图1：verilog内数值的一般表示格式

1：符号标识

如果用户使用“+”，则表示正数；使用“-”，则表示负数；如果本部分不存在，则默认为正数。

2：位宽标识

如果本部分不存在，则在赋值时根据目标变量的位宽自动转化，自动转化的详细规则咱们后面详说。

3，进制与编码部分

“’d”或“’D”表示十进制无符号数

“’b”或“’B”表示二进制无符号数

“’o”或“’O”表示八进制无符号数

“’h”或“’H”表示十六进制无符号数

“’s|Sd”或“’s|SD”表示十进制有符号数

“’s|Sb”或“’s|SB”表示二进制有符号数

“’s|So”或“’s|SO”表示八进制有符号数

“’s|Sh”或“’s|SH”表示十六进制有符号数

其中，带“s/S”表示数值已经用补码表示了，否则由系统转化为补码形式。

4，数值部分

如果其他部分均不存在，则此部分默认为十进制无符号数。

下面博主小飞就举一些例子来和大家说明常量数值的表示方法：

数值

含义

说明

4’b1001

4比特二进制无符号数

十进制数9

5’D3

5比特十进制无符号数3

十进制数3

3’b01x

3比特二进制无符号数

最后一位未知

20’d44

20比特十进制无符号数

十进制数44，高位自动0填充

12’hx

12比特十六进制无符号数

各位均未知

16’hz

16比特十六进制无符号数

各位均高阻

8’d-6

错误用法

非法表示

-8’d6

8比特十进制有符号数

十进制-6

4’shf

4比特十六进制有符号数

十进制-1

-4’sd15

4比特十进制有符号数

十进制1（负负得正）

上述例子中，最后4个有符号数的表示形式，咱们需要好好琢磨琢磨，很有意思噢！特别是最后的“-4’sd15’”这种表示，本来“4’sd15”就是有符号负数，前面还有负号，最后的值其实就是1，也就是说“-4’sd15”其实就是“4’sd1”。

另外，大家一定要在数值表示时多使用分割符 “_” （下划线），不至于看代码时眼花缭乱，分隔符可以在数值之间任意位置插入~

例如：

8’b10011100”就可以用分隔符表示为“8’b1001_1100

16’h0110” 就可以用分隔符表示为“16’h01_10

10’d520” 就可以用分隔符表示为“10’d5_20

有符号数的表示和操作在这里只是让大家浅藏辄止，别急，小飞在后面的博文中还会详细和大家聊聊有符号数操作需要注意的地方噢！

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起学习、一起进步吧~

FPGA小飞
关注
专栏目录
Verilog基础知识（数值表示总结，signed，原码，反码，补码）
maxwell2ic的博客
06-08 2万+
定点数 原码表示 MSB是符号位，0表示正数，1表示负数。 D=(−1)aB−1∑i=0B−2ai2i−B+1D=(−1)aB−1∑i=0B−2ai2i−B+1 D=(-1)^{a_{B-1}} \sum_{i=0}^{B-2}a_i 2^{i-B+1} 比如，二进制0.110=(−1)0∗(1∗2−1+1∗2−2)=+0.750.110=(−1)0∗(1∗2−1+1∗2−2)=+0...
Verilog基本语法初学
weixin_43629222的博客
03-04 2120
(一)概述 1、空白符（White Space） 空格、换行、换页、Tab等； 是代码错落有致，提高可读性。 2、注释（Comment） 单行注释：“ // ”； 多行注释：“ /* ”~“ */ ”。 3、标识符（Identifier） 字母、数字、_、$，最长1023个字符。 4、关键字（Key Word） 所有的关键字都是小写的。 5、运算符（Operator） （二）常量 1、整数（Integer） +/-<位宽>’<进制><数字> （1）较长的数之间可用下划线分
Verilog中的有符号数和无符号数
a453697601的博客
12-17 1万+
verilog符号数问题主要涉及【常数】、【变量】、【运算符】。 一、整型数 1、十进制数 普通十进制数一律被认为是有符号数，如 32 //有符号数 -15 //有符号数 2、基数格式的表示法 基数格式表示情况下，数的符号要明确声明，如 8'sh51 //8位有符号数01010001 6'so72 //6位有符号数111010，即十进制数下的-6 对于未声明符号位的，按无符号数处理 4'd2...
verilog常用模块
果香酱的博客
03-30 1364
说明 这是一个使用iverilog+gtkwave为基础，管理基本的verilog模块的仿真项目，方便之后做项目时快速实现项目。适合win和linux下使用。 目前项目下收集了一些常用模块，包括串口，简单FFT，算数运算单元，计数分频器等等。 windows下环境配置 cygwin安装 iverilog gtkwave cygwin环境下的 graphviz（选择性安装） yosys-综合verilog文件的，可以不需要 win下需要将iverilog
Verilog语法学习（1）
sh的博客
11-04 420
模块 任何一个FPGA程序都是由模块组成的，一个模块又可以包含很多子模块。 一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。 module block (a,b,c,d); input a,b; output c,d; assign c= a | b ; assign d= a &amp; b; endmodule ...
利用程序实现SRAM_读写测试.zip_SRAM_SRAM FPGA_fpga_sram verilog _verilog
09-21
本篇将详细介绍如何利用Verilog HDL（硬件描述语言）在FPGA上实现SRAM（Static Random-Access Memory）的读写测试。 SRAM是一种非易失性存储器，它可以在没有电源的情况下保持数据。在FPGA中，SRAM常被用于存储配置...
FPGA verilog代码_FPGAverilog_fpga数乘代码_Fpga代码网_fpga_Verilog秒表_
10-02
本篇文章将深入探讨标题和描述中提到的知识点，包括Verilog代码在FPGA中的应用，以及相关的数乘、秒表、全加器和半加器的设计。 首先，让我们了解Verilog。Verilog HDL是一种用于描述数字系统，包括逻辑门、触发器...
黑金Sparten6开发板Verilog教程V1.6_fpga_verilog_
09-29
首先，基础篇会介绍Verilog的基础知识，如变量声明、赋值操作、条件语句、循环语句等。这些基础知识是理解Verilog设计的关键，能够帮助读者编写简单的逻辑模块。接下来，进阶篇将涉及更复杂的概念，如接口设计、时序...
Verilog基础_fpga_正点原子代码_正点原子_
10-03
描述中提到的“正点原子开拓者fpga板的基础篇代码”意味着这个压缩包包含了一系列用于FPGA新手学习的基础项目代码，这些项目可能涵盖了FPGA开发的基本步骤和常见功能模块的设计。 标签“fpga”、“正点原子代码”和...
FPGAVerilog语言要素
#法外狂徒张三的博客
05-21 973
【FPGA】学习笔记—{Verilog}—{二、Verilog语言要素}2.1 概述2.2 常量   2.2.1 正数   2.2.2 实数   2.2.3 字符串2.3 数据类型   2.3.1 net型   2.3.2 variable型2.4 参数   2.4.1 参数parameter   2.4.2 Verilog-2001中的参数声明   2.4.3 参数的传递   2.4.4 localparam2.5 向量2.6 运算符 2.1 概述 2.2 常量    2.2.1 正数    2.2.2
Verilog HDL简介
qq_43780350的博客
03-02 4076
文章目录Verilog HDL简介Verilog HDL代码的词法标记标识符常规标识符扩展标识符空白符注释值集数字符串文本宏系统函数关键字Verilog HDL代码的基本结构 Verilog HDL简介 Verilog HDL代码的词法标记 与其它编程语言一样，Verilog代码也是由一系列的词法标记组成的。组成 Verilog HDL代码的词法有以下11大类型： 标识符 空白符 注释 值集 数...
verilog 数值转换
weixin_47032674的博客
03-20 1883
本文主要对有符号数的十进制与二进制表示以及一些数值变换进行简单的总结。定义一个宽度为 DW 的二进制补码格式的数据 dbin ，其表示的有符号十进制数字为 ddec 。 reg [DW-1:0] dbin ; 1. 十进制有符号数转二进制补码 正数的补码为原码。假如十进制数 ddec 为负数，则计算其对应的二进制补码的方法主要有 2 种： ①将ddec 最高位符号位改写为 1，剩余数值部分取反加一。例如，4bit 数字 -6 的数值部分为 4’b0110，取反加一后为 4’b0010，高位改写后为
Verilog基础知识（有符号数运算规则，加减运算，乘法运算中的符号位拓展问题）
maxwell2ic的博客
06-08 4万+
rule of thumb The format of the signed type is two’s complement. 有符号数均为补码表示 If any operand in an expression is unsigned the operation is considered to be unsigned. 只有计算表达式右边有无符号数，整个计算式都按照无符号数规则运算 只有...
利用verilog将二进制码转换为十进制BCD码
热门推荐
stubben_bear的专栏
02-20 6万+
小序：                先说一个 bear 的亲身体会，bear 在做一些 fpga 小设计时经常会用到数据显示功能，比如数字时钟，数字频率计，温度计，跑表等等，往往我们会选用        led 数码管来做显示， 因为它驱动起来比 lcd 液晶要简单的很多，我们知道 fpga 中寄存器在定义和储存的数据都是采用二进制的格式 ，而 fpga 输出给数码        管做显示
【FPGA开发】AXI-Stream总线协议解读
最新发布
FG的博客
11-16 602
AXI-Stream是两个连接在一起的器件进行数据交换的标准协议，他是点对点协议，连接一个发送端和一个接收端。1、数据字节：包含有效信息的数据字节，数据字节在源端和目的端之间传输2、位置字节：指示数据流中数据字节的相对位置，一个占位符，它不包含在源端和目的端之间传输的任何相关数据值。3、空字节：不包含上述两种字节意义的第三种字节。1、Transfer：AXI-Stream协议中的一次数据传输。一次TVALID和TREADY的握手，就是一次transfer。
FPGA入门与Verilog实践：从基础到设计策略
FPGA与Verilog学习手记是一篇关于深入理解并掌握现场可编程门阵列(FPGA)设计和Verilog硬件描述语言的重要教程。文章从数字电路基础知识出发，讲解了布尔代数、门级电路的内部结构以及逻辑电路的设计原则，包括组合...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值