使用Nuwa TCAD软件仿真和设计增强型p-GaN HEMT器件

        第三代半导体材料GaN具有宽禁带、高电子饱和速度和良好导热性等优点，其中GaN高电子迁移率晶体管（HEMT）具有高电场强度、高迁移率、良好热稳定性，在高频、大功率应用环境下具有突出优势。但大多数AlGaN/GaN HEMT都是常开型，在实际大功率开关应用中不够安全。因此，市场迫切需要AlGaN/GaN HEMT在保持低导通电阻的同时，实现常断工作。为了满足这些要求，本文引入p型GaN插入层结构，利用从p型栅端到二维电子气（2DEG）的空穴注入实现电导调制，有效地降低栅下沟道中的2DEG密度。本文将基于Nuwa TCAD软件对p-GaN HEMT进行相关仿真和设计，并展示软件仿真结果。

一、器件结构

图1. AlGaN/GaN p-GaN HEMT器件结构

       在本项工作中，硅（Si）异质衬底的AlGaN/GaN HEMT器件结构如图1所示。其中，p-GaN栅极厚度为50 nm, 掺杂浓度为5e^19 cm-3；AlGaN势垒层（barrier layer）厚度为13 nm，其中Al组分为0.26；GaN沟道层（channel layer）厚度为25 nm；AlGaN反势垒层（back barrier layer）厚度为60 nm，其中Al组分为0.05；GaN缓冲层（buffer layer）厚度为3 μm；AlN成核层（nucleation layer）厚度为0.2 μm；另外，漏极、栅极和源极均为欧姆接触，宽度都为1 μm。其中，栅-源间距（LGS）和漏-栅（LGD) 间距分别为0.8 μm和12 μm。

二、物理模型设置

2.1. 热电子发射模型

2.2. 连续性方程

2.3. 泊松方程

2.4. 低场和高场迁移率模型

低场迁移率模型：

高场迁移率模型（Canali Model）：

2.5. 漏极和源极重掺杂实现欧姆接触

Tunneling model:

2.6. 界面缺陷模型

Exponential tail Model:

Gaussian Model:

2.7. 体缺陷模型

Shockley-Read-Hall Model:

Gaussian Model:

2.8. 极化模型

2.9. 碰撞电离模型

Chynoweth Model:

三、结果与讨论

3.1 能带结构示意图

图2.（a）p-GaN/Al0.26GaN/GaN channel界面，（b）SiN/Al0.26GaN/GaN channel界面能带结构分布

      仿真工作同时考虑了势垒层以及反势垒层的AlGaN和沟道层GaN的极化效应，两个界面的极化正电荷使得沟道产生三角势垒阱将电子约束在沟道层中。图2（a）展示了p-GaN/Al0.26GaN/GaN channel界面的纵向能带分布以及电子波函数的分布。由于p-GaN栅的引入提高了沟道处的电势，栅下的二维电子气被耗尽，从而实现了常断（normally-off）操作，即所设计结构为增强型器件。而在栅极以外位置，如图2（b）所示的SiN/Al0.26GaN/GaN channel界面的纵切的能带分布，Al0.26GaN/GaN界面产生了2DEG。

3.2 正向导通特性

图3. （a）输出特性曲线（VGS=3.5 V），（b）转移特性曲线（VDS=5 V）

       图3（a）和（b）分别展示了p-GaN HEMT正向导通特性中的输出特性曲线和转移特性曲线。其中，图3（a）是在VGS=3.5 V时，即器件沟道已经开启，漏极电压从0扫到8 V的输出特性曲线，器件实现了很好的导通特性。当VGS=3.5 V, VDS=8 V时，器件的输出电流能达到253 A/m。图3（b）的转移特性曲线展示了器件良好的增强型特性，即器件的阈值电压大于0 V，且达到了2.1 V（定义为漏极电流达到1mA时的栅极电压）。因此，p-GaN 栅极结构是实现常关型GaN HEMT的有效结构设计之一。图4（a）和（b）分别给出了在开启和关闭状态下器件的二维电子浓度分布图。当VGS=0 V时，器件处于关态，栅下沟道中没有2DEG。当VGS=3.5 V, 器件处于正常导通状态，栅下能带势垒降低，导带穿过费米能级，使得沟道中形成2DEG。

图4.（a）VGS=0 V，（b）VGS=3.5 V时的二维电子浓度分布（VDS=5 V）

3.3 关断特性

图5. 器件关态击穿曲线（VGS=0 V）

        对于功率器件，正向导通特性和反向关断特性是两个需要折中考虑的方面。在实现提升的导通特性同时，高的关态击穿电压也是必要要求。图5展示了器件在VGS=0 V时，漏电电压在158 V之前都保持很好的关断性能。

图6.关断状态下（a）VDS=50 V，（b）VDS=100 V二维电场分布

图7. 关断状态下（a）VDS=50 V，（b）VDS=100 V二维电势分布

图8. 关断状态下（a）VDS=50 V，（b）VDS=100 V二维碰撞电离分布

        图6和图7展示了器件处于关态时，不同的漏极偏置电压下的电场分布和电势分布。随着漏极偏置电压的增大，器件的耗尽区从漏端向栅-源端拓展，且栅极靠近漏极接触边缘的电场最强。另外，图8中给出了漏极偏置电压为50 V和100 V时的二维碰撞电离率分布。该图很好地揭示了对于HEMT器件，关态时最强的碰撞电离出现在栅极靠近漏极一侧的边缘，即图7中的最强电场分布位置，这符合在仿真中所用的Chynoweth模型。因此，设计有效的边缘终端去缓解栅极边缘强电场是提升当前GaN HEMT器件耐压的关键之一。

3.4 电容-频率特性

图9. （a）CGS-V特性曲线，（b）CGD-V特性曲线，（c）等效电路模型C1为CGS， C2 为CGD，（d）沟道完全耗尽时二维电子浓度分布

     在CMOS器件模型中，Meyer电容模型被广泛用于描述非零VDS时栅下电荷的非均匀分布和CGS/CGD比例。而p-GaN HEMT凭借其在高VDS时，耗尽区沿栅极边缘扩展的边缘电容，以及栅极到源极和栅极到漏极的串联电阻，表现出优异的CGD-VDS特性。栅极电容CG的模型可由公式(1)描述。

      本项工作中，在沟道关断状态下，分别计算栅极电压为0 V时的CGS-V特性曲线和CGD-V特性曲线，如图9（a）和图9（b）所示，其展示了当漏极偏压慢慢增大时，沟道中的载流子被耗尽，从而出现电容随着漏极电压增加而减小的现象。当漏电偏置电压大于80 V时，沟道被完全耗尽，如图9（d）所示。因此，随着漏极偏置的增大，电容几乎不变。

3.5 电流崩塌特性

图10. Stress过程前后的输出特性曲线（VGS=3 V, VGS=0-3 V）

       由于缺陷的存在，当器件处于高频运用场景时，即器件不断地快速开关过程中，GaN缓冲层和界面附近(在AlGaN层中或在AlGaN/钝化绝缘层界面上) 的缺陷会捕获沟道热电子，从而造成沟道电子浓度的下降，输出电流密度降低，即电流崩塌现象发生，如图10所示。目前已有相关改善方法，例如引入场板（field plate），利用其产生的相反方向的垂直电场分量，排斥被表面捕获的热电子。

四、总结

       本文对p-GaN HEMT器件进行了仿真和设计，介绍了仿真中引用的物理模型的公式，并展示了器件的仿真结果，包括能带结构、输出特性、转移特性、关断特性、电容-频率特性和电流崩塌特性。通过Nuwa TCAD软件得到的仿真结果，本文进一步分析了器件内部机理，包括能带分布、载流子迁移、极化效应、碰撞电离、耗尽区扩散和缺陷捕获热电子等，为p-GaN HEMT器件结构分析和器件性能提升提供了思路。