数字IC/芯片岗位实习面经-2021暑假实习

面试情况

海康威视

岗位信息

• 第一志愿-数字IC设计（杭州）
• 第二志愿-数字IC设计（成都）

投递状态

• 3.29投递
• 5月初显示-数字IC设计（杭州）简历复筛不通过，自动切换到第二志愿，成都数字IC设计
• 5.11成都面试官下午突然电话面。

笔试

无笔试

面试

• 一面-电话面
      首先自我介绍，一般面试官都有先问自我介绍，所以可以先准备一波。然后面试官问为什么投递成都，而不是上海深圳等。我说主要因为房价。
      然后面试官看到我有两个项目，一个是科研项目，一个是竞赛。让我选一个讲。我选了科研项目，因为科研项目是我全程参与的，这个架构自己都是搭过的，所以会更熟悉，而比赛只负责某一部分的工作。
      首先我从抽象的层面讲了项目主要实现了什么。然后在具体讲到了内部分为那几个大的模块。然后面试官问我创新点在哪里，为什么这样做。我回答了一个优化关键路径的这样一个操作，然后面试官就开始根据这个点一直问，比如你这个优化了多少啊，感觉没必要在这里用面积换速度等。后来我解释了这是存在反馈通路的，面试官才稍微认同一点。但是还在追着问。所以对于自己要说的，一定要完全的了解。这样回答才不会出问题。
      出了一道智力题，两个杯子，一个杯子容量5L，一个杯子容量3L，怎么样去倒出4L的水。这个题比较简单，大致画一下想一下就可以。
      最后大致随便聊了一下，为什么投递成都海康威视。为什么没投成都华为。
      然后问我有什么问题，我主要问了一下部门主要是做什么的，面试官说主要是做视频编解码的。
• 二面-技术面
  • 为什么选择成都海康
  • 介绍一下项目吧
  • 滤波器的带宽怎么确定的？
  • 项目难点
  • 导师让实习吧
  • 实习时间
  • 你还有什么要问的吗？
    • 部门方向，有什么要提前了解的吗？
    • 好像过去可能是虚拟项目，也可能是参与到正式项目中。
• HR面-15分钟
  • 自我介绍
  • 选择其中一个项目介绍
  • 这个项目中遇到的难点
  • 自己的优点
  • 自己的缺点
  • 为什么选择成都
  • 手上有其他offer吗？

高通

岗位信息

• ASIC设计验证工程师（上海）

投递状态

• 3.29牛客投递
• 3.29简历初筛
• 4.09面试待安排
• 4月底 简单的一个20分钟电话面
• 5.11 中午3点突然电话面

笔试

无笔试

面试

• 一面——电话面
      5.11下午三点，直接电话过来，电话面试，两个面试官。感觉高通好重视，找了两个面试官，分别对我两个项目都很了解，问的很细致，超级细致，几乎一直深挖，挖到自己不会为止，所以一定好好好准备简历上呈现出来的东西，这个我当时有些部分没有回答好。
      之后又问了我一些关于低功耗设计的，在rtl级，有哪些低功耗设计的方法。我说多电源设计，门控时钟，面试官问多电源设计，在跨电源设计的时候，需要怎么处理。我没回答出来，然后问了我门控时钟设计的时候哦，有哪些注意事项，我也没有回答出来。这两点很不好，感觉像是背答案一样。所以一定要对背后的原理比较清楚。然后让我用英文自我介绍，简单的介绍一下自己的学校和专业。又聊了一下实习时间什么的。我问了主要部门是做什么的，面试官说主要是做IP的，serdes等。
      总的来说，这次面试面的很不好，很多问题我只流于表面，而没有深究，会给面试官一种只看面经，只知道名词，不知道具体内容的一种印象。另外就是要准备一份英文自我介绍，背熟，尤其是面试外企的时候。
  • 低功耗设计：
    • 寄存器传输级
      • 状态机编码和解码-格雷码是最适合低功耗设计的，反转比特比较少，同时格雷码编码的状态机也消除了依赖于状态的组合等式中存在毛刺的风险。同时如果存在多个状态，但是只有某些状态经常用到，则可以将有限状态机分解以达到低功耗效果。基本设想是将有限状态机的状态转换图分解为两个，他们共同作用以达到和原来状态机相同的效果。这样做之所以可以将降低功耗，是因为如果两个子FSM之间没有状态发生，那么只有一个子FSM需要供给时钟。
      • 二进制数表示法-在大多数应用中，用补码来表示二进制数往往笔有符号数更常使用，但是在某些特殊应用，在切换过程中有符号数更有优势。比如用积分器求和的时候，补码表示法在0到1切换的时候所有位都会发生变化（有较高的开关功耗），与之相比有符号数只有两个位发生了变化。
      • 门控时钟-注意编码风格，以便可以自动推出门控时钟。门控时钟和数据通路重组等都应在编写RTL时以考虑以便进一步降低功耗的目的。
      • 独热码多路器-如果对case条件编码时采用独热编码方式，而不是二进制编码方式，输出就会更快更稳定，而且在初期就能将未选中总线掩盖掉，因此实现了低功耗效果。
      • 除掉多余的转化-在没有设置默认状态的情况下，总线数据常常会发生没有意义的转换。如果转换后的数据未被真正采样，那么它就是多余的，将这样的转换去掉可以降低功耗。
      • 资源共享-使用重复逻辑会增加面积，而且增大功耗。
      • 剩下的了解即可
      • 使用行波计数器来降低功耗-
      • 总线反转-
      • 高活跃度网络
      • 启动和禁用逻辑云

海思实习

岗位信息

• 数字IC（深圳）

投递状态

2021.3.31 统一笔试 挂
2021.4.7 第二次笔试 过

笔试

    我想投递的是海思数字IC设计，但是海思只有数字芯片，所以这次考试可能是数字IC设计和验证一套卷，都会涉及到，然后考试中涉及到很多验证的题。以下是我自己有疑惑的一些题。

面试

4.17 技术面和业务主管面连续进行

• 技术面：
      首先进行自我介绍，然后我说说到了科研项目和参加的集创比赛，然后全程在问比赛相关的内容。比赛做的是 基于LDPC ECC的NAND controller设计，我负责的内容是LDPC模块。
      然后让我画整个controller的架构图，其实距离比赛很久了，而且最近也没复习整个架构相关的，只是复习了一下LDPC的内容，所以其他的很多都忘了，而且不是自己做的，所以印象不是很深刻。但还是尝试着画了一下，然后并没有画对，缺少了两个模块，然后有的模块位置也没有摆对，所以如果是团队合作的项目，自己不仅要对自己做的东西掌握，也大致要对整个项目的流程架构图了解，比如数据的流向以及每个模块大致的功能。
      然后面试官又让我开始画LDPC的框架和接口，然后又让我画波形图，而且经常上一个问题我还没有回答完，就让我回答下一个问题，有点压力面的感觉了。
      然后由让我解释LDPC纠错的原理，我讲了具体实现，但是面试官说，从数学原理出发，当时也没有回答好，我从具体实现的角度出发的，感觉和面试官一直聊不到同一个点上。
      最后让我花3分钟的时间手写一个异步FIFO，我当时说，三分钟肯定写不完，上百行代码，面试官说可以，后来我也就写了，才刚写完端口，时间就差不多到了，然后让面试官看了一下，他说写一下关键代码，然后我写了二进制和格雷码的转化，以及空满的产生，然后面试官说这不是关键代码，说读操作，写操作是关键代码，然后我又写了这两行代码。
      最后让我问问题，问了一个实习生主要做什么，然后回答是主要学习什么的。
      面试的时候有一点可能是重要的，就是面试官给你出问题的时候，不要立马说自己不会，不了解，先尝试思考回答一下。那个3分钟写完异步fifo肯定不可能，也许他想看你到底能写多少，或者说能不能抗压。

• 业务主管面
      华为很好的一点是，如果通过了技术面，很快就会有第二轮业务主管面，省去了很多时间，我是两轮面试在同一个上午就进行完了。
      首先还是自我介绍，但是业务主管主要问了我的科研项目。很细节，所以一定要对自己的简历很清楚。
      首先问了自己主要负责那些部分。
      然后问了怎么设计的载波频率控制。
      然后问了相位控制，我说了是采用DDS这样的方式，包含相位的模块总共有两个，一个是基于cordic的DDS，用于相位改变；还有一个基于RAM的DDS，用于上变频。
      然后问了我项目实现过程中遇到的问题。
      然后让我自己分享了那部分学到的东西最多。
      然后后面就聊了我有什么想问的没有，我说实习主要做什么，部门主要做什么，然后业务主管很好，还推荐了一些书。说可以看看总线，还有CPU。
      然后我说到了学习上的疑惑，因为平常没有实操的机会，所以关于CPU的关于计算机架构的，原来也在看，但是经常看完之后容易忘，别人提到知道，但是自己讲不出来，也不精通。然后业务主管给提了四点建议：
      1. 要看经典的参考书
      2. 多看几遍，很多时候第一遍看不懂，第二遍第三遍就会看得懂，有新的理解
      3. 多看一下相关的代码，也可以自己改一些代码，这也是学习的过程
      4. 多利用身边的资源，无论是老师，还是师兄，还是同门，多和别人交流

      最后主要推荐了一本书
      现代处理器设计-超标量处理器基础

平头哥

岗位信息

• 数字IC设计/验证（深圳）

投递状态

2021.4.30投递

笔试

无笔试

面试

2021.5.10 晚上一面技术面

• 一面
      首先自我介绍，然后聊了课题组的项目以及竞赛的内容，课题组的项目主要问了从抽象的角度来对整个数据流进行描述，每部分的功能主要是什么，然后问到了整个项目消耗的资源，时钟能跑到多少频率等。竞赛的话主要聊了LDPC码，ECC是干什么的（面试官对这部分不是很了解）。同样问了这个资源的消耗，以及比赛是否规定了面积功耗性能等指标，说如果是他出题的话，会着重关注这个。然后可能面试官对我的项目不是很了解，所以后面就主要考察了几个基本知识，以及手撕一道代码题。
      1.阻塞非阻塞，一些写出来的代码综合出来的电路有哪些不同点。
      2.建立时间保持时间的概念，为什么会有建立时间和保持时间。
      3.用二选一选择器和几门门电路搭建四选一多路选择器，我直接用了三个二选一选择器搭建了
      4.代码题，串转并，1比特输入，8比特输出。给出input,output。clk,rst_n,data_in,data_in_valid,flag_0_bit,data_out,data_out_valid.
      最后就是问我研究生期间大致写过多少代码量，然后说我是通信工程的，对计算机体系结构肯定不是很了解，可以去看一些经典书籍，以及可以去搜一下哈佛耶鲁等关于体系结构的PPT来入门。
      总结：首先还是要对自己的项目了然于掌，可以从抽象的层面描述自己的项目主要实现了那些功能，同时还要对每个项目各个部门具体的实现一定要有清晰的了解和认识，是要可以说出来，讲明白的那种，然后就是这个项目整体的资源，时钟频率，input到output大约经历多少个时钟周期。另外就是两次面试面试官都推荐了去了解一下计算机体系结构相关的知识，平常可以注意一下。

• 技术面终面 5.14 80分钟

  • 在美国的面试官（中文面试）
  • 全程基础知识，没问项目，一个小时20分钟
  • 先问了本科和研究生课程，我回答本科数模点,微机原理，CMOS，然后面试官就开始出题
  • 1.用CMOS搭建与非门，手画
    • 上面是两个NMOS并联，下面是两个PMOS串联
  • 2.用与非门搭建异或门，门级电路
    • 先写出异或门公式，然后开始变形成与非门的形式，然后画图
  • 3.用二选一的选择器搭建四选一的选择器
    • 用3个二选一选择器就可以
  • 4.代码1：写出6选1的选择器的关键代码
  • 5.考察非阻塞赋值和阻塞赋值：always@(posedge clk) )a<=b;c<=a. 以及always@(posedge clk)a=b;c=a; 的区别；然后画出波形图；然后再画出综合之后的图；
  • 6.两位的加法器，sum[1],sum[0]和输入的关系，以及carry[1],carry[0]和输入的关系。
  • 7.输入clk,每个时钟输入1比特的data_in,然后进来之后的序列是每次左移，也就是如果第一个时钟data_in=1,第二个时钟datain=0,第三个时钟data_in=1;则data_tmp=101;然后data_out是再data_tmp可以整除3的时候，输出1，其他时刻输出0；
    • 这道题没有做出来，面试官给出了三个提示，第一个状态机，第二个一个整数除以3，余数只有三种结果，第三个，数可以表示成3n+0,3n+1,3n+2;然后当左移的时候，3n不用考虑，只考虑其他结果，这个题我还需要自己思考一下

• HR面 5.18 半个小时

  • 复盘分析，你认为和前两轮面试官聊的怎么样？给自己表现评价一下？如果打分打几分？有什么可以改进的地方
  • 你感觉在前面两轮面试中你有那些没有展现出来，如果我给你传达给前两轮面试官的话，你希望传达哪点？
  • 你本科是考研还是保研？为什么不保研？
  • 你为什么考华工
  • 你意向的工作地点
  • 你的优势，你的特点
  • 对平头哥的了解
  • 在学校获得过什么重要的奖项？
  • 你还有什么想问的吗？