ADC/DAC常问问题

已于 2023-05-20 20:31:25 修改
阅读量656 收藏 1
点赞数
文章标签： 硬件工程
于 2023-01-12 23:22:09 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/KKLHUO/article/details/128667679
版权

1.采样率和采样精度

采样率：每秒采集信号的个数；如1KHz/s，表示1s内采集1K个点

分辨率：最小刻度指标；8bit，16bit，24bit是分辨率，比如采集电压范围0-5V，8bit最小刻度是5/2^8=0.0195V，分辨率间接衡量采样准确的变量，精度直接衡量

精度：最小刻度+各种误差参数

KKLHUO
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ADC/DAC应用设计宝典
11-28
“ADC”Analog-to-Digital Converter的缩写，指模/数转换器或者模拟/数字转换器。真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能。
ADC/DAC设计经典问答（上）
10-26
本文为ADC/DAC设计经典问答。主要介绍了小信号带宽、共模电压、增益误差、微分相位误差、全功率带宽等基础知识。
ADC-DAC知识体系--DAC性能指标
qq_29776365的博客
07-25 1960
DAC121C085
ADC/DAC 设计教程
01-19
ADC 的分辨率越高，可采取的分立步进就越多。为获取更多细节，应了解如何确定 ADC 可采取的步进的数量。ADC 的一个二进制输出可代表供电电压。如果供电电压是 10 V 并且有一个 8 位 ADC，可能会有 256 步。分辨率可通过等式 2n 计算出来。 　　“2”是一个常数，“N”代表位数。例如，等式 28 的结果是 256 步。如果供电电压是 10 V 并且有 256 步，那么每步是 39.0625 mV。针对每个步将会有不同的二进制码。如果在 ADC 上从低到高运行所有可能的输入选项，就可以看到结果呈现出楼梯的形状，这是 ADC 传递函数的图形表示。图 1 展示了使用 3 位 ADC
fmc子卡、ADC/DAC模块
10-18
fmc子卡、ADC/DAC模块
DAC的通道数与采样率、数据率、插值系数的关系
qq_52137732的博客
11-01 4532
DAC的通道数与采样率、数据率、插值系数的关系
采样率与频率之间的关系
热门推荐
TaoTaoFu的博客
11-04 5万+
采样频率，也称为采样速度或者采样率，定义了每秒从连续信号中提取并组成离散信号的采样个数，它用赫兹（Hz）来表示。采样频率的倒数是采样周期或者叫作采样时间，它是采样之间的时间间隔。通俗的讲采样频率是指计算机每秒钟采集多少个声音样本，是描述声音文件的音质、音调，衡量声卡、声音文件的质量标准。        通俗的讲采样频率是指计算机每秒钟采集多少个样本（样本点）。采样频率越高，即采样的间隔时间越
ADC和DAC的工作原理及其区别
yishuihanq的博客
05-30 2万+
ADC和DAC的工作原理及其区别。。ADC和DAC都是用于模拟信号与数字信号之间的转换器。。ADC，即模数转换器，是将连续的模拟信号转换为数字信号的电路。。
DAC的采样率与setting time
王纯配的博客
12-02 9152
在慢速DAC中，手册中一般不会直接标注出采样率，而是使用setting time来说明。  如果想用DAC输出1Msps的方波（应该说是类方波，实际输出的波形是不标注的，除非该DAC内部的放大器的SR能达到无穷大），那么要使用的DAC是setting time应该满足：setting time
杰理之如何动态设置DAC采样率？【篇】
u013820168的博客
12-31 485
能够支持的采样率参数有： 8000/12000/16000/24000/32000。
音频ADC/DAC/CODEC和视频ADC/DAC及格式转换
07-13
替代Cirrus logic系列音频IC: ADC---IA4334(替代CS4334),IA4344(替代CS4344), DAC---IA5340(替代CS5340) 替代WOLFSON系列音频IC: CODEC----IA8731(替代WM8731),IA8750(替代WM8750),IA8988(替代WM8988), DAC----IA8711 (替代WM8711),IA8955(替代WM8955) 视频IC： ADC----IA7113（替代SAA7113） DAC----IA7121（替代SAA7121） DAC----SDA7123（替代AD7123/ADV7125） RGB/VGA-NTSC/PAL编码器：SC725（替代AD725） 视频方案: 家用游戏方案-----基本型:480i/480p/576i/576p/720p/1080i/1080p色差输入，800x600-1920x1200 VGA输出 加强型:在基本型基础上增加HDMI输入和输出,HDMI输入输出最高支持720p/1080i 家用电视盒方案-----TV，CVBS，S
Marantz马兰士HD-DAC1K使用说明书.pdf
02-11
Marantz马兰士品牌说明书
工程师必读：ADC/DAC设计经典问答
07-18
本文章是关于ADC/DAC设计经典问答，涵盖时钟占空比、共模电压、增益误差、微分相位误差、互调失真等常见问题。
ADC和DAC中常见技术术语
fengcq126的专栏
01-12 2807
ADC采样率指的是频率，采样速率指的是周期。所以要完成ADC正常采集： 用采样率来讲就是ADC采样率要大于ADC转换率； 从采样速率角度讲就是采样速率要小于转换速率。 混叠 根据采样定理，超过奈奎斯特频率的输入信号频率为“混叠”频率。也就是说，这些频率被“折叠”或复制到奈奎斯特频率附近的其它频谱位置。为防止混叠，必须对所有有害信号进行足够的衰减，使得ADC不对其进行数字化。欠采样时，...
【FMC156】基于VITA57.1标准的2路2.5GSPS采样率16位分辨率直流耦合DA播放FMC子卡模块（DAC38J82）
beijingqingyikeji的博客
05-19 1299
FMC156 是一款基于VITA57.1 标准规范，实现2 路2.5GSPS 采样率16 位分辨率直流耦合DAC 播放子卡模块。该模块遵循VITA57.1 标准，可直接与FPGA 载卡配合使用，板卡DAC 器件采用TI 公司的DAC38J82 芯片，该芯片提供4 个模拟输出，并且来自两个内部数字路径的数据可经路由复用器被路由至这四个DAC 输 出的任意两个输出。该板卡支持本地采样参考时钟，支持外采样参考时钟和外部采样时钟三种模式，可通过软件灵活的配置。该板卡支持外部LVTTL 电平触发。
AD采样率和DA更新率的定义
FPGAer_QQ742875810的博客
03-10 437
采样率更新率
DAC中经常遇到的一些术语及含义
ywl0424151906的专栏
08-06 6993
1，Bits and resolution 位数和解析度 一个n位的DAC，可以产生2^N级的电压。 2，sampling rate 根据Nyquist定律，为了避免混叠，采样率至少是输入信号频率的2倍，即Fs>=2Fb.在sigma delta 模型中，常会提及一个名词，过采样率（over sampling rate，OSR），通常 ...
JESD204B调试记录（AD9164 基带IQ1.5G采样率，7.5G线速率，2xNRZ输出采样率达12G）
qq_42098653的博客
07-04 994
JESD204B调试记录（AD9164 12G采样率，7.5G线速率）
第9篇：创建Nios II工程之读取Switch的值＜二＞
最新发布
weixin_47841246的博客
04-30 520
创建读取Switch的值的Nios II软件工程
高速ad/dac的测量及设计问题解答
09-21
高速ADC/DAC的测量和设计问题解答 高速ADC/DAC是指采样率在几百兆赫兹或更高的范围内工作的模数转换器。在测量和设计高速ADC/DAC时，存在以下一些问题和解答方法： 1. 抖动（jitter）问题： 抖动是指由于时钟源或信号不稳定性引起的采样时刻偏移。为了解决这个问题，可采用更稳定的时钟源、抗抖动电路以及使用可靠的时钟同步技术。 2. 噪音问题： 高速ADC/DAC往往面临噪音干扰，特别是在高频段。通过使用低噪音电源、合理的电源分离和滤波技术，可以有效降低噪音干扰。 3. 带宽问题： 高速ADC/DAC通常需要宽带信号进行输入和输出，而带宽限制可能会对性能产生负面影响。为了解决这一问题，可以采用宽带放大器、宽带传输线路和适当的滤波器等技术。 4. 时序问题： 在高速ADC/DAC中，准确的时序控制是至关重要的。通过使用合适的时序控制电路和时序校准算法，可以保证输入和输出信号的准确性和稳定性。 5. 数据接口问题： 高速ADC/DAC通常使用高速串行接口进行数据传输。在设计和测量过程中，需要注意接口的匹配、信号电平的适配以及错误检测和校验等技术。 6. 信号完整性问题： 在高速ADC/DAC设计中，信号完整性是非常重要的。需要注意传输线路的阻抗匹配、信号层次分离、信号回路布局以及供电和接地等因素，以确保信号的稳定传输和准确度量。 综上所述，高速ADC/DAC的测量和设计问题需要充分考虑抖动、噪音、带宽、时序、数据接口和信号完整性等因素。通过合理的选择和设计电路，采用适当的校准和测试技术，可以有效解决这些问题，提高高速ADC/DAC的性能和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值