IC618-基准电路仿真
1、先完成基本结构的实现,不考虑电源电压
1)电路结构
使用的是吴老师视频里的电路,在这篇回答提到了:
偏置电路部分,参数设计过程已经在这篇文章中给出,不再叙述:
【IC618-偏置电路仿真】【要求电源电压2.7V~3.3V】【进行中】
基准电路图如下:
取晶体管发射极面积比1:8,上方电流镜比1:8,如果按照温度系数比为23计算,右侧电阻应为13.75
k
Ω
k\Omega
kΩ,但实际仿真表明,使温度系数归零的比值约为16,微调电阻至8.7
k
Ω
k\Omega
kΩ,实现系数归零。
有意思的是,右侧BJT-Diode压降为0.79V,但最终结果仍然稳定在1.2V左右,不知道为什么,原因待分析。
2)仿真
扫描不同vcc(3.3V~5V)下,基准电压随温度变化的曲线:
可以看到,直到电源电压达到4.27V时,特性趋于稳定
和文章【IC618-偏置电路仿真】【要求电源电压2.7V~3.3V】【进行中】中的理论分析和仿真分析一致:
即:从地开始,共计上升了:0.8(BJT-diode)+ 3Vgs + Δ \DeltaΔ =0.8+3.5=4.3V,3.3V电源无法满足
·详细查看:
3)结果分析
可以看到,
1、通过温度补偿机制消除了误差后,仍有非线性误差保留,差值约为2.2mV。
这部分的误差消除需要进一步分析。
2、电源电压的变化仍会引起基准电压的变化,变化率约为 6.1‰,即电源电压每变化1V,基准电压变化6.1mv,即1.23V的基准电压变化了0.5%。
2、限制电源电压为2.7V~3.3V时,电路设计
1)理论分析
采用运放构建等电位点:
左侧电阻上为PTAT电流,右侧
R
2
R_2
R2上方由于叠加
V
B
E
V_{BE}
VBE,故适当调整晶体管发射极面积比以及电阻比,可以得到一个与温度无关的参考电压。
电源电压最低值分析:
左支:(BJT-Diode)0.6 + (
V
R
1
V_{R1}
VR1)<0.1V +
Δ
\Delta
Δ = 0.8V
右支:(Vref)1.2 +
Δ
\Delta
Δ =1.4V
运放工作电压。
取三者最大值。即为最低电源电压,可以看到,远小于前面所述基本结构。
2)基本仿真分析,先采用理想运放进行仿真(注意!下文最开始存在晶体管之比反掉的情况!后续仿真异常才发现此问题!)
器件选取为analogLib库中的vcvs,(最开始找了半天找到了一个ahdlLib库里的opamp,发现不会用。。。测试都跑不起来)
这个用起来很简单,左边是同相反相输入端,上面是输出端,下面接地就好。(上下是不是差分输出啊,没试)。可以调节增益,不用接电源。
跑了下直流仿真,输出电压不对,才300mV,检查下PMOS管状态:
region4 ,breakdown了。。这是什么区域?从来没见过,哪地方出问题了呢?
仔细看,PMOS栅极电位是54V。。这肯定击穿了,但是不对啊,按照吴老师的视频,这应该有两个反馈通路,怎么会开环(或者是正反馈占据主导)了呢
调整运放最大输出电压为10V试一下:
果然还是开环(或者是正反馈占据主导)了。
找到问题了,下面的晶体管之比搞反了,应当把集电极面积大的晶体管放在电阻所在支路,因为该支路电流略偏小。
这里面涉及的细节还需要仔细分析下为什么。
经理论计算:
V
R
E
F
=
V
B
E
+
(
R
2
R
1
l
n
N
)
V
T
V_{REF}=V_{BE}+(\frac{R_2}{R_1}lnN)V_T
VREF=VBE+(R1R2lnN)VT
其中,
V
B
E
V_{BE}
VBE的温度系数约为-2mV/°C(不准),
Δ
V
B
E
\Delta V_{BE}
ΔVBE的温度系数约为0.087mV/°C
故,计算可得
R
2
R
1
\frac{R_2}{R_1}
R1R2 约为11,
又考虑每支路限制5
μ
A
\mu A
μA,故由
I
=
V
T
l
n
N
R
1
I=\frac{V_TlnN}{R_1}
I=R1VTlnN
取
R
1
R_1
R1为10
k
Ω
k\Omega
kΩ,则
R
2
R_2
R2为100
k
Ω
k\Omega
kΩ
(这里电阻似乎太高了一点,180nm工艺甚至需要2个电阻才能实现,有没有什么优化方法?)(好吧,是对版图的理解有误,这个问题不大)
【1】微调后,仿真如下:
其中,两条直线分别是左右两条支路的电流,上为左,下为右。
可以看到,随温度偏差,最大电压差为4.3mV.
【2】为了减小电流失配,在左侧也加入 R 2 R_2 R2:
【3】微调电阻后仿真如下:
可以看到,电流失配已经消失,但电压差值仍在4mV以上。
是否还有优化方法呢。
【4】加入电源2.7V~3.3V扫描:
60dB时:
可以看到,电流无明显变化,基准电压相对变化5.69mV。
88dB时(即开环增益26915倍):基准电压相对变化0.21mV
3)结合实际运放电路进行仿真,要求该运放电路最低电源电压不可超过2.7V,
1、差分输入,同相端,高阻输入几
k
Ω
k\Omega
kΩ,反相端,低阻输入。
2、输出端高阻,没有电流驱动需求。下面开始设计所需运算放大器。
【1】电路设计
采用写的这篇文章【IC618】【基准源内部运放搭建及仿真】【进行中】
中的结构,
中间的是一个运放架构,构造等电位点,
注意!!!:注意运放的极性!要保证同相端在高阻处!刚开始搞错了运放的极性,输出一会正常一会异常。
【2】扫描电源曲线:
单电压跨度约为3.2mV。
电源2.7V~3.3V变化时,压差变化0.11mV。这一点的提升应该是增益的提高带来的。这个运放增益为88.6dB,超过上面使用的理想运放60dB。
(为什么上面使用理想运放88dB是0.21mv,这里使用实际半理想运放是0.11mv?)
【3】尾电流源问题
上述设计中,尾电流源是用理想电流替代的,需要实际的偏置电路提供电流
问:能否用基准电路拉出电流?
仿真表明不可行,这里应该存在一个启动问题,没有尾电流运放不能正常工作,运放不能正常工作则偏置电路不工作,则无法拉出尾电流
问:怎么解决?
暂时不知道。先用简单偏置电路替代着吧。
就是这个电路。
拉进去,看看效果吧
微调下电阻。
单电源电压,压差为2.1mV
电源电源2.7V~3.3V,压差为3.1mV。这个变化应该来自于运放尾电流的变化。
单独给偏置的代价是功耗增加了两路,面积也增加了。
解决方案待研究。