【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）

最新推荐文章于 2024-04-27 11:51:46 发布
最新推荐文章于 2024-04-27 11:51:46 发布
阅读量1.1w 收藏 26
点赞数 8
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/LiangWF22/article/details/129107424
版权

【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）

设置步骤

①打开Vivado的任意一个可以运行的工程
②点击Simulation -> Run Behavioral Simulation进行仿真

图1
③等待运行结束后会弹出如图2所示的数字波形图
图2
④右键点击需要查看模拟波形的项目，在Waveform Style下选择Analog即可显示出模拟波形

图3
图4

其他

Simulation运行后的结果一般为十六进制的数值，我们可以通过右键需要改变进制的项目，点击Radix选择需要的进制，如有符号的十进制就选择Signed Decimal。

在这里插入图片描述

LiangWF22
关注
  • 8
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
xilinx vivado的五种仿真模式和区别
01-19
本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。   分别为：   1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。   2. post-synthesis funcTIon simulaTIon-----综合后的功能仿真。   3. post-synthesis TIming simulation-----综合后带时序信息的仿真，综合后带时序信息的仿真比较接近于真实的时序。   4. post-implementation function simulation-----布线后
一种vivado联合vcs仿真以及verdi查看波形的方法
up up up!
04-12 2692
一种vivado联合vcs仿真以及verdi查看波形的方法
FPGA-vivado仿真导出波形文件
MakerInChina
07-12 7796
在vivado仿真中，没有提供直接导出波形文件的功能，我们要导出波形文件可以按照下面方式进行： 1、运行仿真后，在simulation界面的TCL中运行一下命令： open_vcd log_vcd [get_object /testbench/module/*] //这里选组要导出的信号，*表示模块module下的所有信号 run 50us //运行仿真 close_vcd 2、上述步骤完成后，我们就可以查看文件了，路径如下： 项目工程\mcu.sim\sim_1\synth\timing\xsim\d
仿真波形的生成和显示
01-19
经过本文的基本函数发生器和高斯噪声波形函数处理后，可以得到4种基本波形和高斯噪声波形。这两种波形通过函数迭加后，生成加载有噪声信号的可用于实际分析的实际波形。次波形可 以通过波形图进行显示，在后面的瞬态测量特性中，该波形图中可以根据不同的瞬态测量要求显示不同的 测量结果。经过叠加后的仿真波形及波形显示的程序框图如图1所示，前面板如图2所示。该面板已经包括 基本函数发生器和高斯噪声波形中可调节的输入控件，以及仿真波形的显示控—测量结果波形图。 　　图1 仿真波形及其波形显示 　　图2 仿真波形显示前面板 　　为便于后面瞬态测量结果的显示，此处对测量结果波形图控件的属性进行设置。大致调节测量
定时器控制式微波炉的工作原理图
08-29
电路的主要特点是由定时器控制高压变压器的供电。定时器定时旋钮旋到一定位置后。交流220V电压便通过定时器为高压变压器供电。当到达预定时间后，定时器回零，便切断交流220 V供电，微波炉停机。
Vivado仿真小技巧，让所有模块的波形都可以显示
qq_19919997的博客
03-15 7253
要观察任意模块的中间信号波形时，只需要把信号拖到波形界面中，波形就会自动显示。提高仿真效率。
从小白开始学FPGA，vivado实操第一次，初步产生波形
weixin_52555709的博客
05-13 1678
中间为了方便我就直接把这个时钟和复位的值减了一下，其中可以发现，我使用了一个'<='进行赋值，这叫做非阻塞赋值，一个小技巧，这种赋值方式只用在 always@(posedge clk or negedge rst_n) 这里面，其他的用等号赋值，同时'<='所指的变量要用reg进行定义，也就是reg型，其他都是wire型。2.表示声明的名字，每个语句要加分号3.表示这个变量占多少个二进制数，本文这个是八位二进制数（0，1，2，3，4，5，6，7八位），也就是输出要小于等于255。
vivado仿真波形
chen666946的博客
10-03 3778
vivado如何调出仿真波形窗口、仿真波形窗口的手动调整、四种波形状态、观察仿真波形的作用、查看内部变量的仿真波形等。
FPGA 学习笔记：Vivado simulation 仿真波形二进制显示
坚韧与专注
08-27 6527
FPGA 学习笔记：vivado 仿真 二进制显示
vivado软件基础操作
11-20
vivado软件基础操作
vivado2019.2平台下纯verilog开发的图像中值滤波,将FPGA仿真数据通过MATLAB显示图像滤波效果+操作视频
07-08
1.领域：FPGA，图像中值滤波算法 2.内容：vivado2019.2平台下纯verilog开发的图像中值滤波,将FPGA仿真数据通过MATLAB显示图像滤波效果+操作视频 3.用处：用于图像中值滤波算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。
34-Vivado 任意波形发生器设计.7z
03-12
Vivado 任意波形发生器设计,Vivado仿真工程
Xilinx DDS信号发生器vivado工程文件
09-13
Zedboard DDS信号发生器vivado工程文件，vivado版本2018.3，可适用于任意波形的产生，作者花了几天亲自编写验证，是学习的最佳教材
57-Vivado任意人数表决器设计.7z
03-31
Vivado任意人数表决器设计,Vivado仿真工程.
基于Vivado图像算法处理的仿真搭建
05-16
在Vivado中通过仿真处理图像算法，提高开发速度，减少对于硬件的依赖
DDS波形发生器设计与仿真-电气工程系统仿真实训报告
08-25
该文件为电气工程系统实训中的一个课题—DDS波形发生器设计与仿真，该仿真需要用到软件-Vivado。 DDS波形发生器一般由相位累加器、波形存储器、数模转换器及低通滤波器组成。最终可由D/A 转换器将数字信号转换成...
Procise使用之PL端流程(1)
qq_41656020的博客
04-26 799
纯PL端的流程其实和vivado的步骤相似，也是新建工程，创建verilog文件，添加约束以及生成bit位流。不同的是，约束文件不是.xdf而是UCF文件格式，约束内容也包括管脚和时钟约束（只能手动编写约束，不能自动生成）：成功：然后准备烧写程序：vivado下也扫链成功了：但是是zynq7z020的型号（因为工程设置的型号？还是fmql20对标该型号？看教程也是这么个情况。连接成功！前提：MIO[2]=1（MIO[2]=0默认级联模式）
基于FPGA的数字信号处理（4）--浮点数的定点化
孤独的单刀
04-27 2782
基于FPGA的数字信号处理（4）浮点数的定点化
PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波
最新发布
ICMakerChipdebug的博客
04-27 833
高斯滤波是一种常见的图像处理技术，用于去除图像中的噪声和平滑图像。它的原理基于统计学中的高斯分布（也称为正态分布）。在高斯滤波中，一个二维的高斯核函数被用来对图像中的每个像素进行加权平均。这个高斯核函数定义了一个权重分布，使得距离中心像素越远的像素在平均过程中具有较小的权重，而距离中心像素越近的像素具有较大的权重。这种权重的分布导致了一个平滑的效果，因为图像中每个像素的值都是由周围像素的加权平均所决定的。高斯滤波的主要优点是能够有效地去除高斯噪声和其他类型的噪声，同时保持图像的边缘和细节。
vivado仿真器下载速度调整
09-06
对于Vivado仿真器的下载速度调整，我没有找到相关的资料来支持。然而，根据我的经验，仿真器的下载速度主要由计算机的硬件性能和仿真器软件本身的优化程度决定。如果你想提高Vivado仿真器的下载速度，我建议你可以尝试以下方法： 1. 硬件升级：确保你的计算机具有足够的内存和处理器速度，以支持快速的仿真下载。如果你的硬件配置较低，考虑升级硬件以提高性能。 2. 优化仿真设置：在Vivado软件中，你可以尝试调整一些仿真设置来优化仿真速度。例如，你可以调整仿真的时间分辨率或减少仿真的时间范围，以减少仿真所需的计算量。 3. 使用其他仿真工具：如果你对仿真速度有较高的要求，你可以尝试使用其他仿真工具，如ModelsIm。根据引用和引用中的信息，ModelsIm在仿真速度方面可能更快。 总之，要提高Vivado仿真器的下载速度，你可以考虑升级硬件、优化仿真设置或尝试其他仿真工具。希望这些建议对你有所帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [Vivado自带仿真器：真的不好用吗？](https://blog.csdn.net/mengzaishenqiu/article/details/130165378)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *3* [【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）](https://blog.csdn.net/LiangWF22/article/details/129107424)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值