【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）

最新推荐文章于 2024-05-28 16:19:37 发布
最新推荐文章于 2024-05-28 16:19:37 发布
阅读量1.4w 收藏 33
点赞数 11
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/LiangWF22/article/details/129107424
版权
在Vivado中，通过RunBehavioralSimulation进行仿真后，可以右键点击项目在WaveformStyle下选择Analog显示模拟波形，而非数字波形。仿真结果默认为十六进制，可右键选择Radix转换为所需进制，如SignedDecimal。
摘要由CSDN通过智能技术生成

【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）

设置步骤

①打开Vivado的任意一个可以运行的工程
②点击Simulation -> Run Behavioral Simulation进行仿真

图1
③等待运行结束后会弹出如图2所示的数字波形图
图2
④右键点击需要查看模拟波形的项目，在Waveform Style下选择Analog即可显示出模拟波形

图3
图4

其他

Simulation运行后的结果一般为十六进制的数值，我们可以通过右键需要改变进制的项目，点击Radix选择需要的进制，如有符号的十进制就选择Signed Decimal。

在这里插入图片描述

LiangWF22
关注
专栏目录
FPGA 学习笔记：Vivado simulation 仿真波形二进制显示
坚韧与专注
08-27 7070
FPGA 学习笔记：vivado 仿真 二进制显示
Vivado仿真波形不显示怎么解决？
最新发布
Matthew1019886的博客
07-17 539
求助各位大佬，在使用vivado仿真测试时，部分信号有数据，但是无法显示具体波形，只有几个点（如下图所示），请问一下是什么原因、该如何解决？
Vivado时序仿真波形的保存与读取
逸璞丷昊
10-10 2万+
如何存储关键数据的方法，属于规模测试验证的手段，但对于Verilog的调试过程还不够直观，因为无法确切地了解Verilog代码仿真中各个关联信号是如何作用的。Verilog的确可以像C/C++一样启动调试模式，针对每行代码进行调试。但请注意，由于Verilog是并行执行的，而仿真是采用delta时间逐步并行推进的，采用代码调试较为困难，所以常常需要存储全部或部分仿真数据，这就是波形文件。 在进行...
vivado仿真波形
chen666946的博客
10-03 7060
vivado如何调出仿真波形窗口、仿真波形窗口的手动调整、四种波形状态、观察仿真波形的作用、查看内部变量的仿真波形等。
vivado 查看模拟波形、总线图查看器
cckkppll的博客
04-23 2179
vivado 查看模拟波形、总线图查看器
Vivado仿真小技巧，让所有模块的波形都可以显示
qq_19919997的博客
03-15 9443
要观察任意模块的中间信号波形时，只需要把信号拖到波形界面中，波形就会自动显示。提高仿真效率。
vivado波形图
qq_42993019的博客
03-20 6852
a：展开全部波形图 b：运转到默认光标出 c：增加一个光标 d：重合到next/previous光标
vivado学习之ram-单端口波形图显示
weixin_45658595的博客
07-17 480
vivado-IP核之RAM，single port,单端口
34-Vivado 任意波形发生器设计.7z
03-12
在这个工程中，开发者可能会用到Vivado的Simulation工具，模拟波形生成器在不同条件下的行为，比如改变频率、幅度或者波形类型。 6. **硬件编程**：一旦设计经过验证，就可以生成比特流文件并下载到实际的FPGA设备...
实验笔记——Vivado仿真模拟
热门推荐
qq_51594995的博客
12-29 2万+
文章目录前言一、Vivado Simulato介绍二、功能仿真需要的文件三、具体步骤 文章目录前言一、Vivado Simulato介绍二、功能仿真需要的文件三、具体步骤 前言 本章关于vivado仿真软件的使用介绍 提示：以下是本篇文章正文内容，下面案例可供参考 一、Vivado Simulato介绍 Vivado Simulato是我们的仿真模拟器，用于硬件调试和判断代码正确性。 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时
project_2MUX1_vivado四选一选择器仿真_vivado二选一_vivado仿真_vivado四选一_使用Veri
10-04
本项目“project_2MUX1_vivado四选一选择器仿真_vivado二选一_vivado仿真_vivado四选一_使用Verilog”是基于Vivado平台，使用Verilog硬件描述语言实现四选一选择器（4-to-1 multiplexer）的设计与仿真。 Verilog是...
Vivado保存与读取仿真波形
kouq123的博客
12-20 2272
2.01 Vivado保存与读取仿真波形 2.1.1 本节目录 第一，章节目录； 第二，前言； 第三，FPGA简介； 第四，Vivado保存与读取仿真波形； 第五，结束语； 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（Field Programma
使用Vivado保存仿真波形数据并读取
m0_46498597的博客
12-21 3504
1.1 使用Vivado保存波形数据并读取 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）使用Vivado保存仿真波形数据并读取； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产
vivado仿真波形与配置文件的保存
qq_37624854的博客
07-26 2388
一、波形文件与配置文件的说明 1、波形数据库文件(.WDB)，其中包含所有的仿真数据。是vivado自动保存的文件； 　　因为.WDB文件自动保存的名称是一样的。如果想保存多次仿真的.WDB文件，在仿真完成后到xsim文件目录下将.WDB文件重命名，这样下一次仿真就不会覆盖这个.WDB文件。 2、波形配置文件(.WCFG)，其中包含于波形配置文件中的对象相关联的顺序和设置，注意是配置文件，需要手...
VIVADO打开.ila波形文件
jj1481564052的专栏
06-21 2186
依次点击 file - export - export - ila_data。可以保存为ila格式或者vcd格式 （可以在modelism下转化为wlf文件后打开查看波形。1.载入波形文件：（read_hw_ila_data 后面为ila文件的绝对路径）CSDN论坛已经有人写了帖子，但是缺少关键步骤，再次进行补充。tcl指令：1.打开硬件管理器：open_hw。首先先保存ila文件。
vivado：如何给仿真波形分组？
m0_46830519的博客
06-17 2121
vivado波形分组
Vivado打开之前项目仿真过的波形文件
Time木的博客
05-28 1044
然后在弹出的窗口找到.sim结尾的文件夹，在里面找到wdb结尾的文件，点击ok。点击：Open Static Simulation。找到wcfg结尾的文件，点击ok即可。第二步：依次点击下方红圈。
Vivado 打开之前保存的仿真波形文件
timeless_2014的博客
09-28 1万+
涉及到的文件 1. 波形数据库文件（.WDB） 其中包含所有的仿真数据。行为仿真完，工具会自动保存在.sim\sim_1、behav\xsim 文件夹 下，文件名为“xxx_behav.wdb” 需要注意的是，一次仿真对应一个.WDB文件，每次仿真都会自动覆盖掉前一次的.WDB文件， 因为.WDB文件自动保存的名称是一样的。如果想保存多次仿真的.WDB文件，在仿真完成后 到xsim文件目录下将.WDB文件重命名，这样下一次仿真就不...
vivado adc波形失真
06-07
Vivado是Xilinx公司的一款设计自动化软件工具，主要用于FPGA和ASIC的设计。ADC（Analog-to-Digital Converter）是数字信号处理中的重要组件，它将模拟信号转换为数字信号。ADC的波形失真通常指的是在转换过程中由于各种因素引起的信号特性偏离理想状态，如线性度、采样速率、噪声和量化误差等。 波形失真可能有以下几种情况： 1. **非线性失真**：由于ADC内部的量化过程不完全线性，高精度的模拟信号在转换成数字信号时可能出现小信号被放大，大信号被压缩的现象。 2. **截止失真**：如果输入信号接近ADC的满量程，超出范围的信号可能导致失真，因为ADC无法正确采样这些信号。 3. **积分非线性（INL）和失调（DNL）**：这是量化误差的两个度量，INL表示每个量化级与理想值之间的偏差，而DNL则是在所有量化级中的偏移程度。 4. **采样速率失真**：如果模拟信号的频率高于ADC的最高采样频率，会导致频率响应下降，形成频率混叠或失真。 5. **电源噪声和温度影响**：这些外部因素可能会影响ADC的性能，特别是在低电压或高温环境下。 要解决ADC波形失真，设计师通常会进行以下操作： - 优化ADC设计，选择合适的转换器类型（例如，双积分ADC、逐次逼近ADC等）。 - 调整采样率和位深度以匹配应用需求和信号特性。 - 使用抗干扰技术，比如去抖电路和噪声滤波。 - 测试和验证设计，确保在实际应用中信号不失真。 如果你在使用Vivado设计过程中遇到ADC波形失真的具体问题，你可以提供更多的细节，如你的设计参数、信号源特性以及已经采取的措施，这样我可以给出更具体的建议。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值