Verilog数字系统基础设计-LFSR

最新推荐文章于 2025-04-15 23:13:25 发布

OpenFPGA

最新推荐文章于 2025-04-15 23:13:25 发布

阅读量4.5k

点赞数 6

分类专栏： FPGA 文章标签：算法编程语言 java 人工智能知识图谱

本文链接：https://blog.csdn.net/Pieces_thinking/article/details/119746026

版权

FPGA 专栏收录该内容

224 篇文章

订阅专栏

Verilog数字系统基础设计-LFSR

引言

LFSR(线性反馈移位寄存器）用于产生可重复的伪随机序列PRBS，该电路由n级触发器和一些异或门组成。在每个时钟周期内，新的输入值会被反馈到LFSR内部各个触发器的输入端，输人值中的一部分来源于LFSR的输出端，另一部分由LFSR各输出端进行异或运算得到。

该电路具有以下特点:

如果初始状态相同，则最终会得到相同的输出序列(即输出序列是确定的)；
输出序列趋向于随机序列(伪随机)；
经过一定次数的迭代后，你将得到与初始状态相同的状态值；(最大重复间隔可由(2^n- 1)计算，其中n为移位寄存器的数目)

由于上述特性，LFSR主要用于生成PN序列(伪噪声序列)。

LFSR的初始值被称为伪随机序列的种子，其最后一个触发器输出的就是一个周期性重复的伪随机序列。由n个触发器构成的LFSR电路可以产生一个周期为2^n-1的序列。以3比特LFSR为例，触发器依次重复出现111，101，100,010,001，110及011这7种组合，最后一个触发器输出的就是一个周期为7的伪随机序列。目前有两类常用的LFSR电路：斐波那契LFSR与伽罗瓦LFSR下面分别进行介绍。

斐波那契LFSR与伽罗瓦LFSR

斐波那契LFSR也可称为多到一型LFSR，即多个触发器的输出通过异或逻辑来驱动一个触发器的输入。

与此相反，伽罗瓦LFSR为一到多型LFSR，即一个触发器的输出通过异或逻辑驱动多个触发器的输入。这两种电路都产生（2^n-1)序列，但是一到多型LFSR具有更高的速度，因为它的两个触发器之间仅使用一个异或门。图6.1至图6.3是3比特和4比特LFSR的具体电路。

伽罗瓦LFSR(反馈多项式为x^3+x^2+1):

触发器xl的输入通常来自于触发器x2的输出；
x3(最高项）的输入通常来自于xl的输出；
此多项式中剩余触发器的输入是xl的输出与其前级输出异或的结果；
x2的输人由x1的输出与x3的输出通过异或运算得到。

LFSR电路可用于构建高速计数器，LFSR计数器与二进制计数器有何不同呢？二进制计数器产生重复且规整的输出序列，而LFSR计数器产生的序列是近似随机的。我们是否可以从LFSR链中任意位置取值并且通过异或逻辑产生伪随机序列呢？答案是肯定的，这样可以产生伪随机序列，但此时序列的长度可能不是最长的。换言之，对于由n个触发器构成的LFSR而言，选择合适的反馈多项式不仅可以产生伪随机序列，而且可以产生最大长度的伪随机序列。