【Vivado那些事儿】强制修改打开Vivado工程使用的Vivado版本

本文介绍如何解决Vivado多版本安装后工程文件默认打开版本的问题,包括通过注册表修改默认打开版本的方法,以及如何处理因卸载安装而导致的工程文件与Vivado脱钩的情况。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

这篇文章解决两个问题:

1、多版本安装Vivado,强制切换工程文件打开的默认版本;

2、卸载安装Vivado导致工程文件没有和Vivado关联。

解决方法:

主要三个步骤:

打开注册表,找到HKEY_CLASSES_ROOT

找到.xpr,其中有一个Vivado.Project.1,查找Vivado.Project.1文件夹

修改.xpr文件的默认打开Vivado的版本

一、打开注册表,找到HKEY_CLASSES_ROOT

Win+R打开运行,输入框中输入“regedit”,选择“确定”,搜索HKEY_CLASSES_ROOT,具体目录如下:计算机\HKEY_CLASSES_ROOT\Vivado.Project.1

5ae53e2ae99a433190f9277a8425f2b1.png

二、

找到.xpr,其中有一个Vivado.Project.1,查找Vivado.Project.1文件夹

修改DefaultIcon文件夹的默认值。这个值是关联工程文件的logo,修改新版本或者想要版本目录,参考值如下:

449dc2ce72413b009fb55ffed9ad7602.png

44b732e1005ff44b14a46486bb1a57db.png

修改.xpr文件的默认打开Vivado的版本

f2f147beee254c4b4fd3bcf536f39e52.png

这个设置格式不能修改,可以修改目录,设置格式参考如下:

C:\\Xilinx\Vivado\2018.3\bin\unwrapped\win64.o\vvgl.exe C:\\Xilinx\Vivado\2018.3\bin\vivado.bat "%1"

第一个“vvgl.exe”目录位置,空格,”vivado.bat”目录位置,空格, "%1"

上诉格式不能修改。

通过上面几个步骤就可以完成目标。

98fb5f0e94abefa5d15f6da57ebfd325.gif

NOW

学习Xilinx FPGA最好的资料其实就是官方手册,下表总结了部分手册的主要介绍内容,关注我,持续更新中......

文件名主标题内容简单介绍是否有中文版
UG4767 Series FPGAs GTX/GTH  TransceiversGTX和GTH介绍,PCIe、serdes等学习必备
UG4717 Series FPGAs SelectIO Resources描述 7 系列 FPGA 中可用的 SelectIO资源。
UG1114PetaLinux Tools DocumentatonPetaLinux 工具文档 参考指南是,V2019.2
UG949UltraFAST 设计方法指南(适用于 Vivado  Design Suite)赛灵思® UltraFast™  设计方法是用于为当今器件优化设计进程的一套最佳实践。这些设计的规模与复杂性需要执行特定的步骤与设计任务,从而确保设计每一个阶段的成功开展。依照这些步骤,并遵循最佳实践,将帮助您以最快的速度和最高的效率实现期望的设计目标是,V2018.1
IP手册pg057FIFO GeneratorFIFO生成器IP使用手册
pg104Complex Multiplier复数乘法器IP使用手册
pg122RAM-Based Shift Register 移位寄存器IP使用手册

079438c82f803cc26b8333f3f44feded.png

推荐阅读

【Vivado那些事】如何查找官网例程及如何使用官网例程

【Vivado使用误区与进阶】总结篇

【Vivado那些事】Vivado中常用的快捷键(二)其他常用快捷键

SystemVerilog数字系统设计_夏宇闻 PDF

图书推荐|ARM Cortex-M0 全可编程SoC原理及实现

简谈:如何学习FPGA

1202年了,还在使用虚拟机吗?Win10安装Ubuntu子系统及图形化界面详细教程

Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目

AD936x+ZYNQ搭建收音机(一)

AD936x+ZYNQ搭建OpenWIFI

无招胜有招-Vivado非工程模式下的详细设计

面试中经常会遇到的FPGA基本概念,你会几个?

Xilinx FPGA MIPI 接口简单说明

Vivado ML(机器学习) 2021尝鲜

推荐一些可以获取免费的国外的原版书籍(电子版)网站

【Vivado那些事】FPGA的配置方式

FPGA 的重构

浅析FPGA局部动态可重构技术

ISP(图像信号处理)算法概述、工作原理、架构、处理流程

国产CPU概括

从电子游戏历史看IC发展的助推剂

80年代电子游戏及电脑游戏的发展历史

PCIe总线的基础知识

万字长文带你回顾电子游戏的七十多年历史(完整版)

FPGA中异步复位,同步释放的理解

OpenFPGA系列文章总结

用Verilog设计一个16 位 RISC 处理器

介绍一些新手入门FPGA的优秀网站(新增)

Verilog数字系统基础设计-CR

FPGA 的布局规划艺术

Verilog数字系统基础设计-奇偶校验

建立和保持时间及时序简单理解

(Xilinx)FPGA中LVDS差分高速传输的实现

Xilinx Multiboot实例演示

高速串行通信常用的编码方式-8b/10b编码/解码
Verilog计时(微秒、毫秒和秒)脉冲的产生及同步整形电路

再说System Verilog 与 Verilog 的关系

图书推荐|一本图像/视频处理的强大工具书

Verilog HDL-同步技术

再说System Verilog 与 Verilog 的关系

数模混合信号建模语言Verilog-AMS

数字系统重要指标-吞吐率和时延

Verilog数字系统基础设计-数据转换器

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值