实现verilog设计控制交通灯

本设计在ISE14.7环境下，也可以在vivado或者quartusII中使用。

 

工程截图和顶层设计如下所示：

本设计顶层文件部分代码如下：

`timescale 1ns / 1ps

//交通灯控制器顶层文件
module top(clk,data,seg_cs,seg_scan,row,led_cs);

input clk;
input [1:0] row;
output reg [7:0] data;
output seg_cs;
output [3:0] seg_scan;
output [1:0] led_cs;

//数码管显示

scan_ctrl scan_ctrl_inst (
    .rst(rst), 
    .clk(clk), 
    .key_cs(key_cs), 
    .seg_cs(seg_cs), 
    .seg_scan(seg_scan),  
    .led_cs1(led_cs1), 
    .led_cs2(led_cs2), 
    .clk_10k_pulse(clk_10k_pulse)
    );

//LED灯控制模块

led_ctrl  led_ctrl_inst(