verilog实现步进电机脉冲分配器（三相六拍）基于Nexys4DDR开发板

使用Verilog HDL设计的一个能够自启动、具有正反转功能的三相六拍步进电机脉冲分配器。已经写好Nexy4DDR的管脚约束文件

可以通过Nexys4DDR开发板的PMOD接口连接步进电机进行调试。

使用verilog语言

在vivado2018.2下运行编译下载都正确，（也可在ISE，QuartusII下使用）下面是工程截图：

代码如下：

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2020/09/11 15:13:22
// Design Name: 
// Module Name: s