Sobel边缘检测算法verilog实现及仿真

实验verilog语言对sobel边缘检测算法进行设计

实验modelsim仿真工具进行仿真，程序和仿真截图如下图所示：

1、程序截图：

2、仿真截图：

module edge_judge ( clk, rstn, d0, d1, d2, d3,d4, d5, d6, d7, d8, d_out );

parameter     Threshold=120;

input         clk;
input         rstn;

input [7:0]   d0;
input [7:0]   d1;
input [7:0]   d2;
input [7:0]   d3;
input [7:0]   d4;
input [7:0]   d5;
input [7:0]   d6;
input [7:0]   d7;
input [7:0]   d8;

o