本文用verilog描述了一个完整的电子投票箱,有一个正确、确认的按钮和一个回车(称为有效)。该代码允许轻松地改变候选人,允许根据需要放置尽可能多的候选人和/或改变其数量。我们创建了:一个作为投票箱处理器的模块,一个生成BCD显示信息的模块,几个串联的BCD计数器,一个用于七段数码管显示的BCD变压器和一个用于生成有效投票信息的解复用器。我们还创建了一个用于波浪模拟的时钟模块和一个时钟减速器,以适应任何技术的选票。
本设计有报告。
逻辑使用平均同步状态机模型:
在DE2-115上实现。
工程截图:
仿真波形:
module urnatp(
CLOCK //
input CLOCK_50,
input CLOCK2_50,
input CLOCK3_50,
LED //
output [8:0] LEDG,
output [17:0] LEDR,
SW //
input [17:0] SW,
SEG7 //
output [6:0] HEX0,
output [6:0] HEX1,
output [6