【Verilog基础】定点小数的乘法运算

本文介绍了定点小数的乘法运算,包括字长基本问题、溢出问题及十进制和二进制下的乘法规则。讨论了如何避免溢出,以及定点数乘法结果的位宽变化,并通过实例进行说明。
摘要由CSDN通过智能技术生成

一、字长基本问题

字长(位宽)和小数部分字长共同构成了定点数的两个要素。以wl表示字长,fl表示小数部分字长,那么有符号定点数以Fix_wl_fl的形式表示,无符号定点数的字长以UFix_wl_fl的形式表示。对于定点小数,一旦wlfl确定,那么小数点的位置即可固定。

下表给出了Fix_5_3与十进制小数的对应关系:

在这里插入图片描述

在定点小数中,有一类值得关注,那就是只有一位整数位的定点小数。下表给出了Fix_5_4与十进制小数之间的对应关系。可见,此类定点小数只能表示(-1,1)区间内的纯小数,范围受限。

在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错,不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值