【FPGA】Buffer专题介绍（三）

最新推荐文章于 2024-09-06 00:00:00 发布

李锐博恩

最新推荐文章于 2024-09-06 00:00:00 发布

阅读量1w

点赞数 10

分类专栏： Verilog/FPGA 实用总结区

本文链接：https://blog.csdn.net/Reborn_Lee/article/details/81566292

版权

背景

首先给出这个专题的第一个地址：【FPGA】Buffer专题介绍（一）

第二篇的地址：【FPGA】Buffer专题介绍（二）

好了，正式进入主题：

IOBUF

原语：双向缓冲（Primitive: Bi-Directional Buffer）

The design element is a bidirectional single-ended I/O Buffer used to connect internal logic to an external bidirectional pin.

设计元素是双向单端I / O缓冲器，用于将内部逻辑连接到外部双向引脚。

这个Buffer不需要用户自己例化，综合工具来推断什么时候使用，并自动添加到设计中。

有关双向端口我还没用过，这里不便说太多。

如果非要例化使用，也可以，给出例化模板：

Verilog Instantiation Template
// IOBUF: Single-ended Bi-directional Buffer
// All devices
// Xilinx HDL Libraries Guide, version 11.2
IOBUF #(
.DRIVE(12), // Specify the output drive strength
.IBUF_DELAY_VALUE("0"), // Specify the amount of added input delay for the buffer,
// "0"-"12" (Spartan-3E only), "0"-"16" (Spartan-3A only)
.IFD_DELAY_VALUE("AUTO"), // Specify the amount of added delay for input register,
// "AUTO", "0"-"6" (Spartan-3E only), "0"-"8" (Spartan-3A only)
.IOSTANDARD("DEFAULT"), // Specify the I/O standard
.SLEW("SLOW") // Specify the output slew rate
) IOBUF_inst (
.O(O), // Buffer output
.IO(IO), // Buffer inout port (connect directly to top-level port)
.I(I), // Buffer input
.T(T) // 3-state enable input, high=input, low=output
);
// End of IOBUF_inst instantiation