好了确认完整个框架之后,就可以开始SPI的逻辑设计了,还是先设计好再写代码!!!!
1. baud_clk_gen
这个就单纯的根据波特率分频出一个sck时钟,所以比较容易,不解释
还是注意baud_cnt可能取不刀BAUD_CNT_END这个细节。
1.1. 代码
module baud_clk_gen#(
parameter BAUD_RATE = 12500000,
parameter CPOL = 0,
parameter CLK_FREQ = 50000000
)(
input rstn,