串行外设接口(Serial Peripheral Interface, SPI)逻辑设计部分 - spi_master


好了确认完整个框架之后,就可以开始SPI的逻辑设计了,还是先设计好再写代码!!!!

1. baud_clk_gen

这个就单纯的根据波特率分频出一个sck时钟,所以比较容易,不解释

还是注意baud_cnt可能取不刀BAUD_CNT_END这个细节。

1.1. 代码

module baud_clk_gen#(
	parameter	BAUD_RATE	=	12500000,
	parameter	CPOL		=	0,
	parameter	CLK_FREQ	=	50000000
	)(
		input	rstn,
	
  • 1
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值