VHDL实验一：2选1数据选择器（绘制原理图）

最新推荐文章于 2024-03-15 14:50:48 发布
最新推荐文章于 2024-03-15 14:50:48 发布
阅读量2.2w 收藏 52
点赞数 8
分类专栏： VHDL基础实验 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/White__Sun/article/details/124352957
版权

一、实验要求

2选1数据选择器

输入信号:两个数据源a和b，选择端s。输出信号:选择输出端y。利用选择端s对输出端进行控制。达到2选1数据选择器的效果。

二、实验内容

1．二选一数据选择器的原理图：

 

2.波形仿真图如下：(真值表形式)

 

3.随机形式仿真：

首先对<

最低0.47元/天 解锁文章
White__Sun
关注
  • 8
    点赞
  • 踩
  • 52
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
（1）FPGA仿真——二选一数据选择器
m0_58077663的博客
05-12 9189
本篇为二选一数据选择器的设计篇
Verilog HDL(5) 行为级建模2
weixin_45838228的博客
05-12 751
3.2.5条件分支语句 前言：在verilog hdl中条件分支语句分为两种：if条件语句和case条件分支语句。二这两个语句也是唯一可以广泛使用的语句。 1.if条件语句 判断所给的条件是否满足，然后根据判断情况来进行下一步操作。 形式1：if(条件表达式)语句块； 形式2：if(条件表达式) 语句块1； else 语句块2； 形式3：循环嵌套 其实if语句也可以用连续赋值语句表示 assign o...
2选1数据选择器_verilog_
10-01
用modelsim实现2选1数据选择器的功能
多路选择器
weixin_67803687的博客
07-20 2786
使用组合逻辑电路，always语句中需使用reg类型，所以先定义一个reg类型的out_r在always语句中使用，最后再用assign out = out_r实现同步。回到wave界面对波形crtl+A，再ctrl+G可以对信号进行分类。再点击Restart和Run all，即可得到最终的信号波形。Quartus上面的菜单栏中，如图中框1是全编译，如图中框2为分析综合。仅分析综合可以实现语法检错，并且比全编译要更快一些。四个输入信号，一个输入的选择信号，一个输出信号。观测例化模块波形按下图操作。
第3篇：4位二选一数据选择器
最新发布
weixin_47841246的博客
03-15 725
组合逻辑电路----4位二选一数据选择器
2021-08-06
m0_46677366的博客
08-06 499
二选一数据选择器 verilog module mux2_1( input a, input b, input s, output reg c //语法规定在always里，等号左侧的数据类型必须是reg型 ); //assign c = (s == 1) ? a : b; 数据流建模 //assign c = (b & (~s)) | (a & s); //行为建模，括号内是敏感信号...
硬件 - 数字电路 - 使用反向门、与门、或门搭建二选一的多路选择器
qq_29761395的博客
09-19 6689
文章目录基础知识分析 这是一个二选一的多路选择器，其由一个反向门 U3，两个二输入与门 U1、U2，以及二输入或门 U4 组成： 通过 SELECTION（选择端）可以选择信号的输入源：要么 SIGNAL_1，要么 SIGNAL_2。该多路选择器功能表如下： 当 SELECTION 输入低电平，输出端信号 Y 取决于 SIGNAL_1； 当 SELECTION 输入高电平，输出端信号 Y 取决于 SIGNAL_2。 基础知识 要理解这个多路选择器，您需要掌握以下这些基础知识： 反向门 二输
组合电路的VHDL设计-二选一多路选择器
wxhxiaowen的博客
06-10 2275
当ab两个输人口分别输入不同频率信号时，针对选通控制端s 上所加的不同电平，输出端y将有对应的信号输出。例如当s为高电平时，y口输出了来自a端的较高频率的时钟信号;反之，即当s为低电平时，y口输出了来自b端的较低频率的时钟信号。
verilog入门——Quartus二选一数据选择器实现及测试
m0_56611833的博客
04-02 3891
创建工程 添加verilog文件 编写源文件、TestBench测试文件并保存 修改设置 注意file name的名字必须和testbench中module名称相同，否则会load error *检查配置 综合 查看波形 文本形式仿真结果 波形图形式仿真结果 ...
根据以下原理图使用VHDL语言编写完整程序。
qq_58827923的博客
11-18 1324
根据以下原理图使用VHDL语言编写完整程序。
mux21_2选1多路选择器的VHDL_
10-02
FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PALGAL等逻辑器件的基础之上发展起来的。同以往的PALGAL等相比较，...本次EDA课程设计就是利用VerilogHDL来设计设计一个2选1多路选择器
74157芯片同相输出四 2选1数据选择器
06-09
同相输出四 2选1数据选择器 ， 。
eda 实验一2选1报告.doc
04-17
1、了解多路选择器、半加器与全加器的原理； 2、掌握MAX＋PLUSII的原理图方式及文本方式的设计输入方法； 3、掌握使用MAX＋PLUSII仿真器进行系统仿真的方法； 4、了解层次设计的方法和步骤。
二选一数据选择器 VHDL
11-05
EDA实验工程代码，自己做实验时保留下来的代码文件，简单的工程。
VHDL实验1_八选一数据选择器
02-27
VHDL实验 里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等. 附带图片等
4选一_out_4选一数据选择器_
09-30
VHDL实现4选1数据选择器entity mux41a is port(ab:in std_logic; s1s2s3s4:in std_logic; y: out std_logic);end entity mux41a;
在QuartusⅡ软件中使用VHDL语言设计一个二选一数据选择器，再以该二选 一数据选择器作为底层，采用原理图方式设计一个三选一
04-28
2、使用原理图方式设计三选一数据选择器 （1）将三选一数据选择器的 3 个输入端通过引脚锁定与实验箱上 3 个按键 建立连接； （2）将三选一数据选择器的 2 个选择端通过引脚锁定与实验箱上另外 2 个 按键建立连接； ...
多路选择器设计实现
weixin_53573350的博客
07-20 3485
从图中可以观察到，当sel信号为0时，out的输出值与in_a[0]的值相同；当sel信号为3时，out的输出值与in_a[3]的值相同。通过观察仿真时序图可以发现，当sel信号为0时，out的输出值与in_a的值相同，当sel信号为1时，out的输出值与in_b的值相同，和我们预期所相符合。多路选择器是数据选择器的别称。二选一多路选择器设计,sel为0时out输出in_a的值，sel为1时out输出in_b的值。在刚才所做的二选一的多路选择器的基础上，设计一个新的四选一的多路选择器。
【Verilog HDL】3. 双2选1数据选择器
普罗米修斯的博客
10-15 4263
【 1. 三目运算符语句实现 】 module Double_Mux2_1(a1,a2,a3,s0,s1,temp,outy); input wire a1,a2,a3,s0, s1; output reg temp,outy; always@(*) temp=s0?a3:a2; always@(*) outy=s1?temp:a1; endmodule 【 2. 功能仿真图 】
二选一数据选择器vhdl代码
11-11
二选一数据选择器是一种逻辑电路，它根据控制信号来选择两个输入信号中的一个作为输出信号。在VHDL中，我们可以使用条件表达式来实现这个功能。 下面是一个简单的二选一数据选择器的VHDL代码示例： ```vhdl library IEEE; use IEEE.std_logic_1164.all; entity Mux2to1 is port ( A, B: in std_logic; -- 输入信号A和B Select: in std_logic; -- 控制信号Select Y: out std_logic -- 输出信号Y ); end Mux2to1; architecture Behavioral of Mux2to1 is begin process(A, B, Select) begin if Select = '0' then -- 如果Select为低电平 Y <= A; -- 将A作为输出信号 else Y <= B; -- 否则将B作为输出信号 end if; end process; end Behavioral; ``` 上述代码定义了一个名为`Mux2to1`的模块，其中包含两个输入端口`A`和`B`，一个控制端口`Select`以及一个输出端口`Y`。在`Architecture`部分，使用了一个过程语句来实现二选一数据选择的功能。根据控制信号`Select`的值，如果为低电平，则将输入信号`A`作为输出信号`Y`；否则，将输入信号`B`作为输出信号`Y`。 通过这段VHDL代码，我们可以实现一个简单的二选一数据选择器。当控制信号为低电平时，输出信号与输入信号A相同；当控制信号为高电平时，输出信号与输入信号B相同。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值