VIVADO和MODELSIM联合仿真编译库问题

已于 2023-02-17 18:11:34 修改
阅读量2.5k 收藏 25
点赞数 4
文章标签： fpga开发
于 2023-02-16 19:43:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/YQBbee/article/details/129068493
版权

VIVADO和MODELSIM联合仿真编译库问题

初次在VIVADO中使用MODELSIM仿真器，或仿真时由于编译库问题报错，可进行如下步骤，个人经验，源于百度，如有问题，请多多指教。

1. 打开VIVADO，在工具栏点击Tools->Compile Simulation Libraries

在这里插入图片描述
Compiled Library location处选择编译库存放的位置，可在任意处新建文件夹即可；Simulation executable path选择modelsim安装目录下win64文件夹，点击Compile进行编译。

2. 编译完成后，打开库路径下的modelsim.ini文件并找到“;mvc_lib = $MODEL_TECH/…/mvc_lib”，如下图所示：

在这里插入图片描述
在这里插入图片描述
下面即为编译好的IP所处的路径，将这些全部复制。

在这里插入图片描述

3. 然后打开modelsim安装路径下的modelsim.ini文件，取消只读属性，如下图所示：

在这里插入图片描述

4. 将其打开，找到“modelsim_lib = $MODEL_TECH/…/modelsim_lib”处粘贴添加ip库路径。

在这里插入图片描述

5.打开Modelsim软件，即可发现xilinx的ip全被加载进modelsim了。

在这里插入图片描述
在VIVADO进行仿真时，在设置中选择对应的编译库位置：
在这里插入图片描述

February_28
关注
  • 4
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Vivado与Modelsim联合仿真配置【图文并茂】
学习成长记录
07-18 6588
本文讲述在安装完Vivado和Modelsim后，如何编译关联仿真库的操作步骤。在开始配置之前，请先安装好Vivado和Modelsim，我使用的是Vivado2018.2和Modelsim-SE10.7。
vivado 仿真_开发者分享 | 说说仿真库编译那点事
weixin_39980903的博客
12-11 1718
点击“蓝字”关注我们本文来自Grace Sun, Xilinx Senior Tools Applications Engineer用户在用第三方仿真器对Vivado设计做仿真的时候，面临的第一个任务就是做仿真库的编译。事实上，后续相当一部分碰到的问题都与仿真库编译相关。今天，我们就来梳理一下关于仿真库编译的方方面面。为什么需要单独编译仿真库？一般来说，你的设计里不免会调用器件原语或是例...
vivado2019.2对modelsim2019.2编译库全报错解析
Electronic-S
09-15 4257
最近在用vivado 2019.2编译modelsim 2019.2库时，所有库全部报错，查阅了博主们的各种解决办法，最终在一篇文章的评论中找到了解决办法，特此记录
Modelsim与Vivado的库编译
qq_40039676的博客
12-10 9565
1、在Modelsim的安装路径下新建文件夹：vivado_2018_simlib的文件夹 2、打开Vivado 2018.3，在菜单栏点击"Tools"，选择下拉选项中的“Compile Simulation Library" 3、将Compiled library location的路径设置为刚刚新建的文件夹：vivado_2018_simlib 4、将Simulator executable path路径设置为Modelsim的系统安装路径下的win64文件夹中 5、点击"Compile"，等
FPGA开发软件（vivado + modelsim）环境搭建（附详细安装步骤+软件下载(1)
最新发布
2401_85015293的博客
05-16 621
（8）license加载，打开“Manage xilinx license s”，点击“Load license”，点击“Copy License”，选择加载license文件即可。b、在modelsim安装路径下有一个modelsim.ini文件，取消只读属性，然后用记事本将其打开，找到“;a、在modelsim安装目录下的vivado仿真库文件夹vivado_lib下找到modelsim.ini文件，打开如下图所示的库路径。（4）选择安装的芯片型号，对于不需要的芯片型号，可以不选，降低安装空间占用。
轻松搭建FPGA开发环境：第三课——Vivado 库编译与设置说明
CHDAJ58的博客
12-16 2409
打开 ModelSim SE-64 10.5，可以在 Library 下面出现了刚才添加的所有库文件信息，Vivado库配置成功，后续有关Vivado IP核的仿真可以直接调用相关的仿真文件即可。既要装这个软件，又要装那个软件，还要编译仿真库，网上的教程一大堆，不知道到底应该听谁的。完成编译后，可以看到当前 D:\modeltech64_10.5\Vivado_Library 文件夹下出现了很编译译好的库文件。本节主要讲解如何编译Vivado的仿真库文件，以及如何在modelsim中如何配置。
vivado生成modelsim联合仿真库报错解决方法
weixin_43462344的博客
07-16 1538
1、如果报的错误很多，有可能是vivado和modelsim的版本不匹配，这个可以通过xilinx官方文档ug973查看，通过选择不同版本文档查看不同vivado版本支持的modelsim仿真。首先要把对应的modelsim.ini文件中的VoptFlow参数置为1，再次生成仿真库，如果还不行可以用everything搜一下modelsim.ini，把不在modelsim安装文件夹下的modelsim.ini都删除，这样应该就好了。我在使用中就遇到这两个问题，写出来让大家避坑。
vivado联合modelsim测试覆盖率
qq_33300585的博客
11-23 2051
vivado联合modelsim测试覆盖率
vivado 2018.2与modelsim的联合仿真
08-27
在对话框中，选择“ModelSim Simulator”作为仿真工具，语言和库设置为默认值，然后设置编译器件库的路径和 ModelSim 执行文件的路径。 编译器件库 点击“Compile”按钮开始器件库的编译。编译结束后，将生成编译...
vivado联合modelsim仿真.docx
04-10
这包括在Vivado中编译ModelSim仿真所需的库，并将其存储在易于访问的位置，比如ModelSim的安装目录下。创建一个专门的文件夹，如“vivado2017_lib”，以便区分不同版本的库。接下来，修改ModelSim的配置文件modelsim...
vivado与modelsim和器件库编译.docx
01-01
这一步骤将确定 ModelSim 的安装路径，以便后续的器件库编译和仿真。 器件库编译是将器件库转换为可被仿真工具识别的格式。在 ModelSim 安装路径中新建一个名为 vivado2014_lib 的文件夹（路径和文件名可改），然后...
modelsim2019.2 + vivado2018.2仿真xilinx原语.doc
12-02
总之，使用Modelsim 2019.2和Vivado 2018.2进行Xilinx原语的仿真需要对这两个工具的使用有深入理解，并且需要熟悉Xilinx的库结构和编译流程。遇到问题时，细心检查配置和设置，结合错误信息进行调试，通常都能找到...
使用Modelsim独立仿真Altera IP核
07-06
使用 Modelsim 可以避免这些问题，并且可以快速编译和仿真。 3. 使用 Modelsim 独立仿真 3.1 设置 Quartus 中的仿真软件及仿真脚本 首先，需要在 Quartus II 13.0sp1 中设置 Modelsim 的安装路径，然后设置仿真...
modelsim在vivado的配置（tequan）
qq_40510975的博客
07-14 934
目的：由于在 vivado 里面，我们经常会用到很多的 vivado IP核，所以我们提前把 vivado IP核的模型编译后，提交到 modelsim 里面，这样 modelsim 才有 vivado IP核模型。在这个被注释的代码下面，找到未被注释的代码，复制。把vivado IP库里面的文件编译后，保存在第一步建立的文件夹中，大概需要半个小时。然后保存文件，把文件关闭。5、重新打开 modelsim ，便可以发现，modelsim 的 Library 里面出现了刚才编译的 vivado ip 库。
Vivado关联Modelsim进行仿真
热门推荐
徐大康的博客
08-06 3万+
Vivado自带的仿真工具Vivado Simulator使用体验不佳，使用当前最流行的Verilog仿真工具Modelsim更加高效便捷。Vivado支持多种第三方仿真工具，包括Modelsim，Questasim等，本文将介绍如何在Vivado中使用Modelsim进行仿真。
在Modelsim中添加Vivado仿真库
shuwei1990的博客
05-13 3198
说明：本文是在参考《在Modelsim中添加Xilinx仿真库》的基础上，经过反复试验才取得成功的！ 在Modelsim安装目录下新建一个用于存放Vivado仿真库的文件夹，如本文新建了一个命名为vivado2015_02_lib的文件夹； 打开Vivado，依次点击Tools -> Compile Simulation Libraries… 按下图所示，在Simulator中选择Modelsim，在Advanced下选择用于存放仿真库的地址和Modelsim的执行地址，然后单击Com..
在modelsim中添加vivado ip仿真库
1615549892
08-08 2040
1. 编译vivado ip仿真库 注意：modelsim10.5不支持仿真vivado2019.2版本的库，需要modelsim2019版本才可以。 预计编译需要30min，耐心等待。 2.库路径添加至modelsim 首先，找到vivado ip库路径在：刚才编译ip库的文件夹，目录下会有一个modelsim.ini文件，包含所有vivado ip仿真文件路径。打开文件并找到“;mvc_lib = $MODEL_TECH/../mvc_lib”，将下面包含的路径连续的行复制。 ..
vivado和modelsim联合仿真
m0_50793313的博客
01-15 4091
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
Vivado2019+Modelsim仿真环境搭建(保姆式说明)
zyp626的博客
12-18 1万+
vivado配置modelsim仿真环境搭建与演示
vivado联合modelsim编译库
06-28
### 回答1： 1. 打开Vivado，创建一个新的工程。 2. 在工程中添加需要使用的IP核或者自己编写的Verilog/VHDL代码。 3. 在Vivado中生成IP核的例化代码，或者将自己编写的代码综合成网表。 4. 将生成的例化代码或者网表导出到一个文件夹中。 5. 打开ModelSim，创建一个新的工程。 6. 在工程中添加需要使用的IP核或者自己编写的Verilog/VHDL代码。 7. 在ModelSim中编译需要使用的库文件。 8. 在ModelSim中将生成的例化代码或者网表导入到工程中。 9. 在ModelSim中进行仿真测试。 注意事项： 1. 在Vivado中生成的例化代码或者网表需要与ModelSim中使用的库文件相匹配。 2. 在ModelSim中编译库文件时需要注意库文件的版本和编译选项。 3. 在进行仿真测试时需要注意仿真时钟的频率和仿真时间的长度。 ### 回答2： Vivado和ModelSim是FPGA设计中常用的两个工具，其中Vivado是一个综合的FPGA设计工具，可以实现设计的综合、布局、时序分析等操作，而ModelSim是一个模拟工具，可以将设计进行仿真。在使用Vivado和ModelSim进行联合编译库时，需要遵循以下步骤。 1. 在Vivado中生成IP核，并导出到ModelSim，在Vivado中打开Tcl Console，输入以下命令： ``` write_ipxact <file-path>.ipxact ``` 其中，`<file-path>`是IP核文件的路径。然后，在ModelSim中导入IP核文件。 2. 在ModelSim中编译IP核库，通过以下命令编译库： ``` vlib <library_name> vcom -work <library_name> <file-path>.vhd ``` 其中，`<library_name>`是库名称，`<file-path>`是IP核综合后的文件路径。这里需要注意，文件路径中使用的是`_sim`后缀的文件，而非`_synth`。 3. 在Vivado中生成模拟文件和模拟约束文件，在Vivado中双击Design Sources栏中的设计文件，在设计文件中指定仿真选项。在弹出的对话框中，选择Create Simulation Sources，然后在仿真源文件对话框中选择VHDL Simulation，选择Save. 4. 在Vivado中生成模拟文件和模拟约束文件，还需要生成仿真约束文件。在约束文件中定义时钟、输入和输出等信号的约束条件。Vivado约束文件的后缀为`.xdc`。 5. 最后，在ModelSim中执行仿真操作。在ModelSim中打开仿真文件夹，然后在仿真文件夹中，选择要仿真的文件。在Tcl控制台中，执行以下命令： ``` vsim -t 1ps -L <library_name> -L unisims_ver <tb_entity_name> add wave * run -all ``` 其中，`<library_name>`是IP核库的名称，`<tb_entity_name>`是顶层实体的名称。这些信息都可以在Vivado中的仿真约束文件中找到。 综上所述，联合编译库需要在Vivado和ModelSim中分别执行一些操作，然后才能完成联合编译库的操作。操作步骤需要遵循上述步骤，其中需要注意Vivado和ModelSim的各项设置信息，以及正确导入IP核文件和生成模拟文件和模拟约束文件等。同时，联合编译库还需要进行仿真测试，以保证设计的正确性和稳定性。 ### 回答3： Vivado是Xilinx公司推出的开发工具，主要用于FPGA和SoC的设计和验证。而ModelSim是一款流行的仿真工具，可以模拟各种数字电路和系统。 在使用Vivado设计FPGA和SoC时，往往需要使用库文件来支持设计功能。而要将Vivado和ModelSim联合起来使用，需要先在Vivado中生成IP核，再将其导出到ModelSim中进行仿真。下面具体介绍使用步骤： 1.在Vivado中生成IP核 在Vivado中，首先需要创建一个工程，然后在IP目录中选择相应的IP核元件。将其添加到设计中后，需要进行综合生成网表和进行逻辑仿真。 在生成网表之后，可以将其导出为ModelSim可识别的约束文件- .tcl格式。详情操作如下： 在生成的Project Manager中点击“Generate Output Products”，打开输出产品向导。选择“Create A Custom Output Product”并点击Next，然后选择“Netlist for Simulation”并点击下一步。在Netlist栏中选择“Include Constraints”选项，然后选择仿真设置文件的名称和位置。完成后，点击Finish即可。 2.将IP核添加至ModelSim中进行仿真 在前面的步骤中，已经将IP核生成了约束文件.tcl格式以供ModelSim在仿真时使用。现在需要将这个文件添加至ModelSim中进行仿真。 打开ModelSim，然后选择File -> New Project。选择所需的仿真文件夹并添加仿真文件，包括约束文件.tcl、仿真源文件、仿真波形文件等。 接着在ModelSim的命令行模式中，将约束文件.tcl加载到工程中： source /path/to/generated/tcl/file.tcl 可以在ModelSim的界面中切换到Design视图查看IP核的结构。 最后就可以使用ModelSim对IP核进行仿真验证。需要注意的是，在仿真时需要按照正确的时钟和数据信号模拟文件进行仿真，以便尽可能准确地验证设计。 综上所述，使用Vivado联合ModelSim进行仿真需要先在Vivado中生成IP核并导出约束文件，再将其添加至ModelSim中进行仿真。这样可以有效提高设计的准确性和可靠性，从而更好地应用于实际应用场景中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值