UVM：filed_automation

最新推荐文章于 2024-10-23 14:22:27 发布

acmgotoac

最新推荐文章于 2024-10-23 14:22:27 发布

阅读量179

点赞数 1

分类专栏： systemverilog && UVM 文章标签： uvm

本文链接：https://blog.csdn.net/acmgotoac/article/details/124035506

版权

systemverilog && UVM 专栏收录该内容

12 篇文章 8 订阅

订阅专栏

本文详细介绍了UVM中的域自动化(`uvm_field_*`宏)在类成员变量上的应用，如`uvm_filed_int`和`uvm_filed_array_int`。这些宏使得在`trans`类中定义的`dmac`和`dq`数组能直接调用`copy()`, `compare()`, `print()`等方法，简化了验证代码的编写和维护。

摘要由CSDN通过智能技术生成

参考UVM实战3.3 filed_automation机制

`define uvm_file_int(ARG, FLAG)

class trans;
		rand bit [47 : 0] dmac;
		rand bit [31 : 0] dq [];
		`uvm_object_utils_begin(trans)
			`uvm_filed_int(dmac, UVM_ALL_ON)
			`uvm_filed_array_int(dq, UVM_ALL_ON)
		`uvm_object_utils_end
endclass