Clock Gating

最新推荐文章于 2024-07-15 17:27:20 发布
最新推荐文章于 2024-07-15 17:27:20 发布
阅读量6.9k 收藏 5
点赞数
分类专栏： 通讯 文章标签： signal components styles tree library types
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ahnan4arch/article/details/6860874
版权
时钟树消耗了设计中超过50%的动态功率，包括组合逻辑、触发器和时钟缓冲树的功率。时钟门控在不需要时关闭时钟以节省功耗，现代EDA工具支持自动时钟门控。根据使能信号，时钟门控分为锁存器型和无锁存器型。锁存器型通过级联敏感锁存器保持使能信号，适用于单时钟触发器设计；而无锁存器型使用AND/OR门，但可能产生不期望的时钟脉冲。图书馆中特定的时钟门控单元简化了合成工具的使用，无需修改RTL描述即可实现低功耗。
摘要由CSDN通过智能技术生成

Clock Gating 

Clock tree consume more than 50 % of dynamic power. The components of this power are:

1) Power consumed by combinatorial logic whose values are changing on each clock edge 

2) Power consumed by flip-flops and 

3) The power consumed by the clock buffer tree in the design.

It is good design idea to turn off the clock when it is not needed. Automatic clock gating is supported by modern EDA tools. They identify the circuits where clock gating can be inserted.

最低0.47元/天 解锁文章
gooooodly
关注
专栏目录
一文详解时钟门控（clock gating）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-31 1817
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是。那么为什么需要控制时钟的通断呢？主要基于以下几个原因。首先，随着工艺的发展和设计规模的增大，关于时钟树，可能前端的同学不熟悉，简单说几句，SoC的时钟一般是参考时钟经过PLL和数字分频器输出的，。这时候任何一个单一的cell都不可能有这么大的驱动能力，。整个的时钟树大概长成下图这样，如果我们的芯片在不工作时，PLL依然有clock输出的话，那整个时钟树依然产生很大的功耗。接下来我们再看一下边沿触发器的结构图。
Verilog实现Gating clock（时钟门控技术）的原理和实现。可以画门级电路图。
qq_21952195的博客
11-02 1415
clock gating解决实现！
clock gating 和 power gating的区别
CrazyUncle的博客
03-26 1万+
    clock gating 时钟门控；门控时钟；时脉闸控     power gating 电源门控；功率门控；功率门限     门控时钟（英语：Clockgating），“门控”是指一个时钟信号与另外一个非时钟信号作逻辑输出的时钟。     例如，用一个控制信号 “与” 一个clk，可以控制clk的起作用时间。可以通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的...
clock gating check两种类型归类
最新发布
simplezt的博客
07-15 1046
对于XOR或MUX，clock gating check不会自动推断了，STA会报no clock gating check的warning，如果用户确认需要做check，那么可以用set_clock_gating_check的命令来做约束。clock_gating_check是一种对ICG cell做timing check的约束，可以用户设置，也可由工具推断，目的是保证穿过ICG cell的clock没有glitch。下降沿触发对AND gate clock gating check的时序收敛更友好。
clock Gating
weixin_43727437的博客
03-19 1万+
一、为什么要做clock gating？ 芯片中的功耗可以广义的定义为动态功耗和静态功耗。 静态功耗通常包含芯片在不翻转的状态下产生漏电功耗（关不紧产生的功耗）、衬底电流产生的功耗、热电子效应导致的电流效应而产生的功耗等及部分组成。通常情况下，静态功耗在前端设计阶段很难做出一些优化（可以做电源关断处理）。而是一般要基于ME/BE的流程或者工艺方面的改善才能够达到更好的结果。 静态功耗如下图： 动...
Integrated Clock Gating Cell
SH_UANG的专栏m(R2)0doJj3*
06-13 4086
Integrated Clock Gating Cell Clock gating is a common technique for reducing clock power by shutting off the clock to modules by a clock enable signal.Clock gating functionally requires only
lockup latch & clock gating cell
NBA_kobe_24的博客
05-08 5284
Latch功能 Latch的电路结构如下图： Latch电路结构 当 E = 1 时，latch直传（transparent），D端信号的变化会即时反应在Q端； 当 E = 0 时，latch关断（closed），Q端保持关断瞬间D端的值。 设计中使用Latch的好处是，相比寄存器的面积更小，功耗更低，可以从后级电路进行time borrowing，更容易满足setup time，然而坏处是ST...
关于latch的门控时钟
weixin_30525825的博客
05-25 1130
关于一般的门控时钟结构，首先来看看为什么要有门控时钟 Clock tree consume more than 50 % of dynamic power. The components of this power are: 1) Power consumed by combinatorial logic whose values are changing on each clock edge...
综合时自动插入Clock gating来减小面积和功耗.docx
08-29
自动插入Clock gating来减小面积和功耗 Clock gating 是一种常用的技术，用于降低数字电路的功耗。它的工作原理是，在某些工作模式下，把一部分模块的时钟停掉，以减少功耗。 Clock gating 可以 manual 或 ...
Clock gating.pdf
08-29
国外教材详细介绍了时钟门控，超级详细，欢迎各位学者下载学习。gated clocks
静态时序分析—门控时钟检查（clock gating check）
m0_61544122的博客
08-14 6984
clock gating check的条件与类型
IC设计：clock Gating是什么？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-23 3522
**芯片中的功耗可以广义的定义为动态功耗和静态功耗。** 静态功耗通常包含芯片在**不翻转的状态下产生漏电功耗（关不紧产生的功耗）**、**衬底电流产生的功耗**、**热电子效应导致的电流效应**而产生的功耗等及部分组成。 通常情况下，静态功耗**在前端设计阶段很难做出一些优化（可以做电源关断处理）**。而是一般要基于**ME/BE的流程**或者**工艺方面的改善**才能够达到更好的结果。
时钟门控技术-clock gating
梅菜扣肉
10-06 4422
目录 1、时钟门控技术简介 2、门控单元结构图 3、时钟门控的生成 1、时钟门控技术简介 降低动态功耗的主要技术手段之一是时钟门控技术，clock gating技术，是指在电路中插入时钟门控单元，在电路不需要工作的时候控制时钟关闭，降低所有不工作电路的翻转次数，降低动态功耗。 2、门控单元结构图 3、时钟门控的生成 时钟门控单元时由综合工具自动生成的，能根据RTL代码风格自动生成，但需要按固定的写法才能生成门控单元...
低功耗——工具对代码进行RTL级clock gating的小细节
Dnvia_Tech的博客
12-15 320
上图的典型综合结果中（即不使用门控时钟的情况），在每个受EN使能控制的寄存器之前加入了一个MUX，当EN信号有效时，寄存器锁存输入信号D;自动 gating 就是要在这短暂的空闲状态时间内关闭掉无用的时钟，而不是像手动 gating 直接关闭掉整个模块的时钟，否则该模块就不能再正常工作。最近在网表后仿发现传统的D触发器，cp不是一直随机时钟翻转的，问题是我这个模块没有做低功耗需求，我们原来做低功耗对于clock gating，都是手动gating, 就是增加时钟使能信号，人为的控制模块工作时钟的有无。
Clk Gating的verilog写法及简析-基础小知识（六）
Paul 安的博客
12-20 7672
clk gating主要用于低功耗，本文主要从verilog的使用方法上进行介绍，仅供参考。~~~
ic基础|时钟篇03：低功耗技术之——门控时钟clock gating及锁存器latch的避免
demayiya的博客
05-21 1690
以上就是时钟门控及latch的相关内容了，顺便一提，在我们的实际项目中，工艺库一般都会提供这种时钟门控模块，其中已经写好了时序约束，可以直接调用，不需要自己手动的搭建。不过身为一个合格的设计师对于这类模块的原理还是需要掌握的~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注。
Verilog设计（一）：时钟门控
热门推荐
风中少年的博客
07-11 1万+
时钟门控(Clock-Gating)一直以来都是降低微处理器功耗的重要手段,主要针对寄存器翻转带来的动态功耗。 时钟门控的设计 如何更加有效地设计时钟门控对于最大限度地降低功耗，同时保证处理器的性能至关重要。多核多线程微处理器中，多个功能部件可能不是同时工作的，对于无执行任务的功能部件就可以将其时钟关闭，减少其随时钟翻转进行多余的内部寄存器翻转，从而降低产生功耗的浪费和热量聚集。 对...
时序逻辑中的clock gating
m0_53147934的博客
08-12 502
新手担心时序逻辑中条件写不全产生Lanch,结果出错。
Verilog学习心得之一-----时钟无缝切换
u010668547的专栏
05-09 1万+
本文讨论了时钟切换的两种基本情况以及两种基本电路结构，讨论了一些问题：下图是一个时钟选择的简单实现以及时序图，使用AND-OR多路复用逻辑，其中SELECT信号为时钟选择信号，如图中所示，直接切换会产生毛刺（glitch）...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值