MAX9210输入差分时钟正常但无单端时钟输出

原因

测试源的Camerlink时钟和VGA输出时钟复用，由于测试源本身固化有VGA显示程序，测试源上电后输出118MHz的时钟信号，超出Max9210要求的输入时钟范围（10～40MHz），导致锁相环异常。

虽重新下载Camerlink逻辑后，时钟恢复为30MHz满足输入范围，但PLL锁相环已经异常，必须通过拉低PowerDown管脚才能够重新锁定。

解决方法

1. 外部时钟正常后，手动拉低MAX9210的PowerDown管脚可重新复位PLL，并重新锁定。
2. 禁止Camerlink源输出超范围时钟。