ModelSim中如何指定信号的数值进制

最新推荐文章于 2024-02-23 10:16:05 发布
最新推荐文章于 2024-02-23 10:16:05 发布
阅读量7.7k 收藏 11
点赞数 3
modelsim仿真中的波形文件默认显示是二进制，而在仿真的过程中16进制的数据查看可能会更方便。

有二种方式波形文件显示的数值的进制，第一种是直接修改配置文件，第二种是使用do文件时，指定波形的显示进制

第一种方法：

可以通过修改modelsim安装目录下面的modelsim.ini文件里面的DefaultRadix 值实现

; Default radix for all windows and commands.
; Set to symbolic, ascii, binary, octal, decimal, hex, unsigned
DefaultRadix = symbolic

其默认值为symbolic，如果希望得到16进制数据显示方式，将默认值修改为hex即可。

第二种方法：

在使用do文件进行仿真时，在添加信号到波形的这一步骤中，可以指定信号的显示方式

如：

add wave  -hex /pulse_out_top_inst/Act_x   //Act_x的波形数据将会以十六进制的方式显示
add wave  -decimal /pulse_out_top_inst/Act_y  //Act_y的波形数据将会以十进制的方式显示

apex_ch
关注
【Modelsim仿真】如何让波形文件显示的数值以十进制显示
夜半少年的博客
03-25 1万+
开发环境：Quartus II 64bit 仿真环境：ModelSim ALTERA STARTER FDITION 10.1e 我们看上面这张截图，可以看出波形文件显示的数值结果都是以二进制显示的，我想大多数的我们都会觉得二进制显示结果查看可能会更方便，特别是在一些场合我们就想要让结果以十进制、十六进制等显示出来，毕竟我们对十进制有着很强的“条件反射”嘛，而且在某些场合下让结果十六进制显...
ModelSim仿真默认进制显示设置
m0_59487432的博客
11-17 3354
双击进入，编辑查找，查找内容输入DefaultRadix，查找下一个，找到DefaultRadix = ，这个后面的就是默认显示的进制，把前两排的unsigned复制粘贴如4，然后保存退出，把文件设置成只读。在观察波形图的时候，默认进制是16进制或者2进制都不方便观察，10进制最方便我们接收信息，虽然有些时候需要16进制和2进制显示，但这个时候可以单独设置。进入ModelSim安装路径，找到modelsim.ini文件。右键属性，取消只读，点击应用，点击确定。下面我说怎么设置这个10进制默认显示。
modelsim Memory List界面显示内容进制切换
最新发布
qq_50959698的博客
02-23 1017
1、只是为了记录自己遇到问题，在网上搜集到的相关解决方法，方便后续自己回忆和加深理解，侵权删。
波形显示10进制
weixin_60748695的博客
02-25 2035
波形显示10进制 按住alt，再按W R D 二进制 按住alt，再按W R B
modelsim保存仿真结果，以及打开保存的仿真结果的波形wlf文件（经过实验，真实可用）...
weixin_30385925的博客
06-12 3274
1、在wave界面，将仿真波形保存为 .do文件（信号列表文件）。 2、切换左边任务栏至“sim”,，点击保存，给将要保存的 .wlf文件（波形文件）命名为自己想要的名字，默认为vsim.wlf。 （wlf文件为modelsim的wave log file文件格式） 3、保存，OK，关闭modelsim（注意，必须关闭modelsim，否则打开wlf文件的时候，会提示未正常关闭，无法打开...
从modelsim中提取数据
sqiana journal
10-26 4193
在用modelsim进行功能仿真之后，我们常希望可以从modelsim中提取出结果与真实的结果进行比对，当然这个过程可以通过testbench中的读写操作来完成，但是读写操作有时也需要对读写的时间进行控制，并且当要输出很多不同的信号的时候，通过testbench来实现也不是一件很容易的事情。如果可以直接把数据从Modelsim中提取出来，就可以在matlab中进行数据比对了。在网上找到了一个用tcl语言实现的脚本，很方便。我对其做了一点调整，将输出的数据写到了文件之中。具体的脚本实现如下：# get_val
Quartus ii与verilog实现8位计数器，Modelsim仿真工程
06-15
在ModelSim中，我们可以创建一个**testbench**，模拟时钟和复位信号，以及检查计数器的输出是否符合预期。Testbench通常包括一个激励模块，用来生成测试信号，以及一组观察模块，用来验证设计的正确性。 例如，一个...
可编程硬件描述语言VHDL Quartus 带允许端的十二进制计数器设计报告.pdf
08-20
1. **波形分析**：通过软件工具如ModelSim或Altera Quartus自带的ModelSim SE进行仿真，可以观察各信号的波形，验证计数器是否按照预期工作。这包括检查EN、CLR、CLK和输出信号的正确性。 2. **注意事项**：在仿真时...
Verilog自顶向下设计24进制计数器（FPGA)
04-25
1. **定义模块**：首先，我们需要定义一个Verilog模块，例如命名为`counter_24`，该模块接收时钟（clk）、复位（reset）和使能信号（enable）作为输入，输出为24进制计数值。 ```verilog module counter_24 ( ...
cnt10_handkv5_10进制加减计数器_
09-30
- 10进制计数器常用于各种数字系统中，例如频率计、定时器、数字显示驱动、数字信号处理器等。它的加减功能使其能适应更复杂的计数需求，如循环计数、双向扫描等。 8. **优化与扩展**： - 为了提高性能和可复用性...
FPGA 学习笔记：Vivado simulation 仿真波形二进制显示
坚韧与专注
08-27 7143
FPGA 学习笔记：vivado 仿真 二进制显示
使用modesim将文本中16进制数据导入，将数据转换成带符号的10进制导出
qq_33239106的博客
12-09 651
`timescale 1ns/1ns `define time_period 20 /* 本测试文件是为了将一个包含1023行的32位16进制的数据的文本，导出到modesim中。然后将其转换成带符号的十进制数据输出到另外一个文本中 */ module data_convert; reg clk; reg rst_n; parameter data_num = 1023; integer Patte
Modelsim设置数据以模拟波形显示
weixin_33937499的博客
04-15 5088
选中希望以模拟波形显示的信号，右击选择format—>Analog(automatic) 如果你的数据是用无符号数表示一个完整的波形的，那么可能显示出来的波形样子是下面的样子，不过不要紧，这是因为modelsim默认是按照有符号数据解析波形数据的缘故，我们可以再进行一次设置修改。 选中希望显示波形的信号，右击，选择Radix—>Unsigned。 ...
数值进制转换
qq_36843675的博客
12-25 455
十进制转换为其他进制 语法：NumberObject.toString(radix) 其中，radix 可选，表示数字的基数（进制），是2-26间的整数。默认为10。 将十进制转换为二进制： console.log(Number(100).toString(2)); //'1100100' 其他进制转换为十进制 语法：parseInt(string,radix) 参看文章
modelsim使用（查看波形）
qq_40510975的博客
07-18 4501
局部进行放大或缩小，首先鼠标点击需要放大的地方，将黄色竖线定位其上：鼠标箭头放在黄色竖线左边，并滑动鼠标滚轮，即向左放大，同理鼠标箭头放在黄色竖线右边，并滑动鼠标滚轮即向右放大。六、隐藏信号路径 七、改变显示单位 八、放大局部信号 九、改变进制。一、改变波形颜色 二、增加波形间距 三、取消软件默认的白色线条。四、 不常用的工具从工具栏取消显示 五、添加光标并且锁定。可以多次重复这三步。四、 不常用的工具从工具栏取消显示。
Verilog学习笔记（6）Modelsim仿真_相邻16点累加
m0_58413328的博客
10-23 1361
1. 时序逻辑代码设计和仿真 1.1 相邻点累加_相邻16点相加输出 data_in为采样信号 syn_in为采样时钟 data_in在syn_in上升沿变化，syn_in的频率比系统时钟频率低很多，对相邻16点相加得到data_out，并由syn_out同步，syn_out为一个系统时钟周期宽度的脉冲; 输入信号data_in为8位带符号位的原码，输出data_out位补码。 期望波形： syn_in_n1为采样时钟反向延时 syn_pulse为采样脉冲尖，与采样数据同时变化...
ModelSim 仿真实例
pingxiaozhao的博客
05-20 765
1.在全英文路径下创建如下2个文件 源文件：decode38.v module decode_38( keyin, led, clk ); input clk; input [2:0]keyin; output [7:0]led; reg [2:0]read_key; reg [7:0]led; always@(keyin) begin read_key=keyin; case(read_key) 3'd0: led=8'b1111_1110; 3'd1: led
QuartusⅡ笔记
qq_25799253的博客
03-27 2029
1.Quartus II 功能仿真设置流程（怎么去毛刺延迟） https://blog.csdn.net/lyc_daniel/article/details/7928494 2.怎么在设置引脚的情况下进行仿真 先file-->new一个vwf文件： 然后设置时间刻度Grid size： 我喜欢设置100ns 然后在红圈处双击鼠标： 选择未设置的引脚 ...
设计与实现二十进制计数显示器
1. 十进制计数器：设计并实现一个具有同步清零（rst）和计数使能（cin）输入的十进制计数器，输出为十进制计数值的二进制表示。 2. 七段译码电路：设计一个电路，将输入的四位二进制数字转换为七段显示所需的输出，...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值