FPGA时钟资源详解（4）——区域时钟资源

 FPGA时钟系列文章总览：
FPGA原理与结构（14）——时钟资源https://ztzhang.blog.csdn.net/article/details/132307564

目录

一、概述

二、Clock-Capable I/O

三、I/O 时钟缓冲器 —— BUFIO

3.1 I/O 时钟缓冲器

3.2 BUFIO原语

四、区域时钟缓冲器——BUFR 

4.1 区域时钟缓冲器

4.2 BUFR原语

五、区域时钟网

六、多区域时钟缓冲器——BUFMR/BUFMRCE

6.1 多区域时钟缓冲器

6.2 BUFMR/BUFMRCE原语

七、水平时钟缓冲器—— BUFH, BUFHCE

7.1 水平时钟缓冲器

7.2 BUFH, BUFHCE原语

---

一、概述

        区域时钟网络（Regional Clock Networks）在 Xilinx 7系列 FPGA 设计中提供了与全局时钟网络（Global Clock Networ