PPD pinning暗电流抑制

光之大主宰

已于 2023-12-18 14:28:32 修改

阅读量136

点赞数 1

分类专栏： CIS 文章标签：数码相机

于 2023-12-18 14:27:14 首次发布

本文链接：https://blog.csdn.net/awawwaw/article/details/135058140

版权

CIS 专栏收录该内容

19 篇文章 10 订阅

订阅专栏

文章目录

PPD pinning 暗电流抑制

PPD pinning 暗电流抑制

很明显，如果Si-SiO2界面没有耗尽，则来自它的暗电流可以大大减少。如果界面与中性半导体相邻，我们有 $pn = n_i^2$ ，则复合速率(3.12)变为零，暗电流完全消除。然而，在每个界面上提供相当厚度的中性半导体通常是不可能的或不实际的。

防止耗尽的另一种方法是用高浓度的空穴使界面饱和。假设界面空穴和信号电子永远不会相遇(因为它们会重新组合，信号将被破坏)，这是一种非常好的抑制暗电流的方法。

通过表面反转可以产生空穴饱和，并广泛用于某些类型的CCD(称为“反转”或“multi-pinned”模式)，以抑制暗电流超过三个数量级。

在PPD中，二极管表面的Si-SiO2界面被p+ pinning层掺杂提供的高浓度空穴填充。注入的pinning是永久性的，不像表面反转提供的空穴浓度。由于pinning 注入非常浅(约100纳米)，表面的电子扩散出去，其浓度远低于平衡状态。因此，在pinning条件下的界面处，我们有 $p\gg n_i \gg n$ 。对于界面陷阱，我们可以将(3.12)近似地写成(3.31)作为由 $pn-n_i^2| ≤ n_i^2$ 决定的上限：

$|U_{sp}| = \int_{E_v}^{E_c} \frac{σv_{th}N_{ss}|pn-n_i^2|}{p+n+2n_icosh(\frac{E_t - E_i}{kT})}dE_t≤ \int_{E_v}^{E_c} \frac{σv_{th}N_{ss}n_i}{p/n_i+2cosh(\frac{E_t - E_i}{kT})}dE_t\tag{3.35}$
我们知道复合速率是负的，因为 $pn≤n_i^2$ 。利用 $\gg n$ 这一点，可以得到式(3.35)的近似解：
$U_{sp} \cong -\frac{σv_{th}N_{ss}n_i^2E_g}{p}\tag{3.36}$
将(3.36)与耗尽时的复合率(3.32)进行比较，我们看到暗电流被一个因子抑制：
$\frac{U_s}{U_{sp}} = \frac{p}{2n_i}\frac{\pi kT}{E_g}\tag{3.37}$

这个结果与[13]相似，但这里我们考虑了带隙中界面态的能量分布。由于在300 K时， $ni≈10^{10} cm^{−3},p≈10^{17} cm^{−3}，πkT/E_g= 0.073$ ，由于pinning注入，表面暗电流被抑制了 $10^6$ 倍。这使得它从几个 $nA cm^{-2}$ 下降到 $fA cm^ {- 2}$ 的范围，它变得与扩散暗电流相当。

我们有理由提出这样的问题:可以达到的最小暗电流是多少?是什么限制了它?在PPD中，表面暗电流大大降低，高质量硅中的体阱浓度可以忽略不计。暗电流产生的主要机制就变成了扩散。载流子寿命受到俄歇复合的限制，它不需要任何陷阱，甚至在“完美”硅中也会发生。在300 K时，扩散限制的暗电流极限似乎在 $0.1 pA cm^{−2}$ 左右，接近今天所达到的水平。在完全耗尽的传感器中，随着p++衬底的移除，扩散电流几乎被消除。这将使预期的暗电流在300 K时降至约 $0.1 fA cm^{−2}$ ，该值尚未在实践中看到。