文章目录
CIS表面暗电流
表面是暗电流的主要来源，通常占主导地位。由于Si和SiO2之间的晶格不匹配，它们之间的界面具有许多电活性陷阱，称为界面态。不同于体阱的离散能量位置，其状态能量位置遵循连续分布，呈特征u形分布，在中间间隙处有最小值。这些态的典型表面能密度 N s s N_{ss} Nss在 1 0 9 1 0 11 c m − 2 e V − 1 10^9 ~ 10^{11} cm^{−2} eV^{−1} 109 1011cm−2eV−1之间。
为了计算复合速率，我们可以使用SRH理论，不同之处是，表面复合速率是以每面积每秒载流子的单位( c m − 2 s − 1 cm^{−2} s^{−1} cm−2s−1)来测量的，而块体的单位是 c m − 3 s − 1 cm^{−3} s^{−1} cm−3s−1。我们需要通过包含 N s s N_{ss} Nss的分布来解释带隙中的所有状态。
假设 N s s N_{ss} Nss为常数，耗尽时的表面复合率(p≈0,n≈0)可由式(3.13)对带隙积分求得[11]：
U s = − ∫ E v E c σ v t h N s s n i 2 c o s h ( E t − E i k T ) d E t (3.31) U_s = -\int_{E_v}^{E_c}\frac{σv_{th}N_{ss}n_i}{2cosh(\frac{E_t-E_i}{kT})}dE_t\tag{3.31} Us=−∫EvEc2cosh(kTEt−Ei)σvthNssnidEt(3.31)
∫ 1 c o s h x d x = 2 a r c t a n ( e x ) \int \frac{1}{coshx}dx = 2arctan(e^x) ∫coshx1dx=2arctan(ex)且 E g / 2 ≫ k T E_g/2 \gg kT Eg/2≫kT，得：
U s = − π σ v t h N s s n i k T 2 (3.31) U_s = -\frac{\piσv_{th}N_{ss}n_ikT}{2}\tag{3.31} Us=−2πσvthNssnikT(3.31)
因此，表面暗电流为：
J s = q ∣ U s ∣ = q π σ v t h N s s n i k T 2 (3.31) J_s = q|U_s| = \frac{q\piσv_{th}N_{ss}n_ikT}{2}\tag{3.31} Js=q∣Us∣=2qπσvthNssnikT(3.31)
与体中耗尽暗电流(3.15)相比，增加了πkT项，使温度依赖性的指数前项由 T 2 T^2 T2变为 T 3 T^3 T3。
J s ∝ T 3 e x p ( − E g 2 k T ) (3.34) J_s \propto T^3exp(-\frac{E_g}{2kT})\tag{3.34} Js∝T3exp(−2kTEg)(3.34)
即使是质量良好的Si-SiO2界面产生的电流也很容易在 n A c m − 2 nA cm^{−2} nAcm−2区域，并且比耗尽时的大块暗电流高几个数量级。下面的示例说明了这一点。
像素设计采用了几种措施来消除耗尽的Si-SiO2界面，例如p阱来包裹STI(如图3.4所示)，最重要的是PPD-pinning p+ 注入。
参考书目：
- CMOS image sensor，Konstantin D Stefanov，2022
6377
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
