EDF文件可以直接导入Vivado,而无需Verilog源文件。
好处:
(1) 避免沙雕队友修改源代码,则可以直接提交EDF网表文件。
(2) 避免用户剽窃劳动成果,保护自己的知识产权。
(3) 对于无需更改的设计复用,直接用EDF网表会贼方便。
1 vivado write_edif
目的:将当前网络列表导出为EDIF文件。
语法:
write_edif [‑pblocks <args>]
[‑cell <arg>]
[‑force]
[‑security_mode <arg>]
[‑logic_function_stripped]
[‑quiet]
[‑verbose]
<file>
[-pblocks]导出这些pblocks的网络列表(对于-cell无效)
[-cell]导出此单元格的网络列表(对于-pblo