数字IC的基本流程

Verilog HDL可以在不同的的抽象层次进行描述电路下面的它们的具体层次分类:


可分为前端与后端：
前端：

• spec（确定项目需求）
• system model（使用C/C++以及matlab等高级语言设置模型）
• RTL coding
• 形式验证/功能验证

后端：

• 逻辑综合（部分公司仍认为是前端，使用DC综合）
• DFT （design for test）（部分公司仍认为是前端）
• Auto P&R(自动布局布线,使用ICC(IC compile））
• sign off（使用PT)

（1）系统级设计&#x