AXI4-Stream协议学习

已于 2023-06-07 18:54:22 修改
阅读量1.9k 收藏 16
点赞数 2
文章标签： 学习 fpga开发 fpga verilog
于 2021-08-01 10:19:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cjx_csdn/article/details/119294046
版权

目录

一、AXI4-Stream总线信号组成

二、AXI4-Stream总线数据传输机制

一、AXI4-Stream总线信号组成

         AXI 总线共有5个通道，分别是读地址通道、写地址通道、读数据通道、写数据通道、写应答通道。其中，AXI4-Lite 和 AXI4 组成包括：读地址通道、写地址通道、读数据通道、写数据通道以及写应答通道。AXI4-Stream 总线组成和上述两种总线不同，去除了地址线，减少了延时。其主要信号组成如下表所示。

<
表1-1 AXI4-Stream总线信号组成
 信号    描述 
最低0.47元/天 解锁文章
cjx_csdn
关注
AXI-Stream协议详解（3）—— AXI4-Stream IP核原理分析
apple_53311083的博客
10-27 4465
学习官方给出的AXI-S相关的代码
详解AXI4-Stream接口（2）--AXI4-Stream接口IP源码分析及仿真
孤独的单刀
11-22 1万+
通过本文您会学到：如何对AXI4-Stream接口IP的源码进行分析
axi4-stream 协议书
06-10
The AXI4-Stream protocol is used as a standard interface to connect components that wish to exchange data. The interface can be used to connect a single master, that generates data, to a single slave, that receives data. The protocol can also be used when connecting larger numbers of master and slave components. The protocol supports multiple data streams using the same set of shared wires, allowing a generic interconnect to be constructed that can perform upsizing, downsizing and routing operations. The AXI4-Stream interface also supports a wide variety of different stream types. The stream protocol defines the association between Transfers and Packets.
AXI4_stream协议详解
热门推荐
guoweilkd的博客
10-11 2万+
AXI4-stream协议介绍 AXI4-stream总线协议不同于AXI4-lite是AXI4-full协议。后者是基于内存映射的，传输时需要提供要操作的内存地址。而AXI4-stream是面向流的传输，不涉及到内存地址。就像串口发送数据的时候，只按一定的波特率往出发送，不关心接收者存放的细节。因此，它不具有五个独立的协议通道。但握手过程和AXI4-lite是AXI4-full一样。关于握手过程...
[AXIS] AXI4-Stream Subset Converter
最新发布
S&Z3463的博客
05-12 671
AXI4-Stream Subset Converter IP 是一款灵活且高效的 AXI4-Stream 基础设施 IP 核，专为解决信号集不兼容问题而设计。其支持信号的添加、删除和重新映射，低延迟的组合逻辑设计，以及与 AXI4-Stream 协议的完全兼容性，使其在视频处理、信号处理、网络数据包处理和 SoC 集成等领域具有广泛应用前景。
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议
10-28
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议，非常详细的资料
AXI4总线--AXI4-Stream篇
HHH的博客
05-16 6194
1、什么是AXI4-Stream？ AXI 表示 Advanced eXtensible Interface（高级可扩展接口），它是由 Arm 定义的接口协议，包含在“高级微控制器总线架构 AMBA”标准中。 AXI4 接口 (AMBA 4.0) 分 3 种类型： AXI4 (AXI4-Full)：用于满足高性能存储器映射需求。 AXI4-Lite：用于简单的低吞吐量存储器映射通信（例如，往来于状态寄存器的通信）。 AXI4-Stream：用于高速流传输数据。 ...
53-Vivado AXI4-stream 总线设计.7z
03-31
Vivado AXI4-stream 总线设计是FPGA开发中的关键部分，它涉及到了高级综合工具Vivado、AXI4-stream协议、硬件描述语言Verilog HDL以及仿真技术。这一主题涵盖了一系列复杂的概念和技术，下面将详细介绍这些知识点。 ...
AMBA interface parity AHB APB AXI4-Stream v2_AXI_axi4-stream_ARM
09-11
**AXI4-Stream** 是AXI协议的一个特殊形式，专门用于串行数据流传输。它没有读写事务的概念，而是依赖于单向的数据流，通常用于连接DMA引擎、串行接口等。AXI4-Stream接口包含了数据、保持、使能和终止信号，确保...
AXI-4 Stream 协议规范学习-介绍
cc电子世界
05-13 1332
1.1关于AXI4-Stream协议 AXI4-Stream协议被用作连接希望交换数据的组件的标准接口。该接口可用于连接一个产生数据的主服务器（a single master）和一个接收数据的从服务器（a single slave）。当连接大量的主、从组件时，也可以使用该协议。该协议支持使用同一组共享连接的多个数据流，允许构造一个通用互连，可以执行大、小和路由操作。 AXI4-Stream接口还支持各种不同的流类型。流协议定义了传输和数据包之间的关联。 1.1.1字节定义 以下字节定义在本规范中使用
AMBA总线协议学习笔记——AXI4-Stream
weixin_53381817的博客
07-04 1589
Transfer：通过AXI4-stream接口的一次数据传输。单个传输由单个 TVALID、TREADY 握手定义。Packet：包括单个或者多个Transfer，类似于AXI4中的burst概念。Frame：AXI4-Stream协议中数据分组的最高级别，一个Frame可以包含很多个Packet。ACLK和ARESETn，时钟和复位信号。AXI4-Stream 的组件都使用相同的时钟信号ACLK，上升沿有效。ARESETn 采用低电平复位。需要注意的是 TVALID在复位时必须保证是处于低电平的。
AXI Stream协议及视频流格式
05-07
基于AXI Stream端口的视频流说明文档，中文版的，很详细，前期调试碰到了很多问题，看了这个对设计很大帮助，英文版的实在费解。
AXI Stream协议
weixin_41230430的博客
11-23 488
它简化了传统总线通信的复杂性，特别适用于需要高带宽和低延迟的数据传输应用，如音视频处理、数据采集和高速数据交换等。其简单的握手机制和无地址传输特性，使其非常适合于需要快速、连续数据传输的应用。：AXI Stream使用TVALID和TREADY信号进行简单的握手，当两者同时为高电平时，数据传输成功。：与传统的AXI协议不同，AXI Stream不包含地址信号，因为它主要用于点对点的高速数据流传输，不需要地址来选择目标设备。：通过TLAST信号，可以标识数据包的结束，有助于传输变长的数据帧。
AXI4总线协议（包含AXI4-Lite、AXI4_full、AXI4-Stream）
Random南荞的博客
04-10 3744
AXI（高级可扩展接口），是ARM MBA的一部分；AMBA：高级微控制器总线架构；是1996年首次引入的一组微控制器总线；开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接和管理。AXI4是学习ZYNQ的PL与PS交互通信的重要部分，必须弄懂原理时序，后续在进行实时整理更新。
高级可拓展接口 4.0 - 流（Advanced eXtensible Interface 4 - Stream, AXI4-Stream）
Starry__的博客
09-21 1141
AMBA中最重要的片内总线，适用于高性能、高带宽、高工作频率、低延迟系统，也是基于多主多从的架构与事务传输。AXI的特性包括：● 单通道体系，即控制通道与数据通道相互分离，可分别独立控制和优化。并且各通道传输方向单一，减少延迟。● 支持字节选通、非对齐数据访问● 只给出第一地址，亦可完成burst传输● 基于传输ID实现乱序传输● 允许电平同步。
AXI4-Stream
ToFPGA的博客
09-25 1043
这是一种连续流接口，不需要地址线（很像 FIFO ，一直读或一直写就行）。对于这类 IP ，ARM 不能通过上面的内存映射方式控制（ FIFO 根本没有地址的概念），必须有一个转换装置，例如 AXI DMA 模块来实现内存映射到流式接口的转换。AXI Stream 适用的场合有很多：视频流处理；通信协议转换；数字信号处理；无线通信等。其本质都是针对数据流构建的数据通路，从信源（例如 ARM 内存、 DMA 、无线接收前端等）到信宿（例如 HDMI 显示器、高速 AD 音频输出，等）构建起连续的数据流。
AXI-Stream协议是什么
weixin_44357071的博客
02-20 442
AXI-Stream协议是什么
一文理解AXI4-lite与AXI4-stream协议
FPGA/数字IC/通信算法
09-25 3235
上篇博文《AMBA3.0 AXI总线入门》浅要介绍AXI4总线协议，AXI总线作为一种总线，可以挂载多个主设备（master）和从设备（slave），AXI总线协议定义了主设备和从设备之间如何进行通信。此外主设备可能会访问不同的从设备，此时控制器需要对主设备访问的地址进行译码，选择对应的从设备来和主设备进行通信。AXI4-full接口支持突发传输，所谓突发传输，就是给一个地址，可以对从这个地址开始的若干个地址处的值都进行读写，至于这若干个地址分别是什么，需要根据写。在由通道传输信息的时候，需要通过。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值