AXI4-Stream协议学习

目录

一、AXI4-Stream总线信号组成

二、AXI4-Stream总线数据传输机制

---

一、AXI4-Stream总线信号组成

         AXI 总线共有5个通道，分别是读地址通道、写地址通道、读数据通道、写数据通道、写应答通道。其中，AXI4-Lite 和 AXI4 组成包括：读地址通道、写地址通道、读数据通道、写数据通道以及写应答通道。AXI4-Stream 总线组成和上述两种总线不同，去除了地址线，减少了延时。其主要信号组成如下表所示。

表1-1 AXI4-Stream总线信号组成

信号	描述
ACLK	时钟信号
ARESETN	复位信号
TREADY	从机准备好接收数据
TDATA	要传输的数据
TSTRB	表示TDATA 的有效字节
TLAST	数据传输的结尾
TVALID	数据传输有效
TUSER	用户自定义信号

二、AXI4-Stream总线数据传输机制

        当 TVALID 和 TREADY 同时为高时，开始数据的传输：

图2-1 AXI-Stream 数据传输协议

         在图2-1中，TREADY 为高电平，表示从机已做好数据接收准备，同时当 TVALID 信号拉高时，TDATA、TKEEP、TUSER同步进行发送。TLAST 信号在 TDATA 最后发送最后一字节时拉高并保持一个周期。数据发送完毕，将 TVALID 拉低，即完成一次传输过程。

​"FPGA Zone" 专注 FPGA 知识学习与工程应用，欢迎 FPGA 爱好者关注公众号，领取 200G+ FPGA 相关学习资料！