vivado 修改内存I/O端口

修改内存I/O端口

您可以使用I/O端口窗口手动修改内存I/O端口，如交换引脚，或Package Pins窗口。这两个窗口都是可扩展的数据表，您可以对其进行操作以便更容易地查看信息。例如，可以展开或折叠表、过滤器列表，或者对列进行排序和移动。有关详细信息，请参阅中的“使用数据表窗口”一节Vivado Design Suite用户指南：使用Vivado IDE（UG893）。

重要！DRC不会在您进行更改时执行，这意味着可能会使其无效内存控制器的引脚分配。修改I/O端口或封装引脚分配后对于运行DRC非常重要，如运行DRC中所述。

修改I/O端口窗口中的端口

要在Package Pins窗口中修改端口分配，请在Ports中执行以下操作之一柱

•从下拉列表中选择一个信号。

•键入信号名称。

在Package Pins窗口中修改端口

要在Package Pins窗口中修改端口分配，请在Ports中执行以下操作之一柱

•从下拉列表中选择一个信号。

•键入信号名称。

运行内存DRCs

分配或修改引脚分配后，必须在如运行DRC中所述，使用Report DRC命令进行详细设计或合成设计。

注意：由于网表是完整的，因此在综合设计中可以使用更多的设计规则。相关信息运行DRC

实现PHY

对于每个内存控制器，Vivado工具将物理层（PHY）合成并缝合到运行opt_design命令的第1阶段时实现期间的网表，如图所示如下图所示。

用于实现PHY的Tcl命令示例

要在opt_design之外的合成设计中实现PHY，请输入：

implement_mig_cores

使用此命令时，Vivado工具在中实现内存控制器在没有实现整个设计的情况下合成网表。有关更多信息，请参阅Tcl部分Vivado Design Suite Tcl命令参考指南（UG835）中的命令。

小心！不要在开放设计上多次运行implement_mig_cores命令。相反，请关闭设计，重新打开它，然后再次运行该命令。

在之间复制I/O端口分配设计

您可以创建一个作用域XDC文件，从中复制UltraScale体系结构内存IP I/O约束一个设计到另一个设计。如果您想：

•在IP示例设计中执行内存I/O分配，然后将分配复制到您的设计。

•创建一个示例设计，其中包含您的内存IP和相关I/O分配设计

注意：由于顶层端口名称可能因设计而异，因此必须使用作用域XDC文件

复制约束。

要创建作用域XDC文件以复制内存IP I/O约束，请执行以下操作：

1.打开详细的或综合的设计，从中复制I/O分配。

2.在Tcl控制台中，输入以下命令为Memory写入一个作用域XDC文件IP I/O限制：

write_xdc-cell＜memory_ip_instance_name＞-file＜输出文件名＞

3.打开详细设计或综合设计，将I/O分配复制到。

4.在Tcl控制台中，输入以下命令以读取内存的作用域XDC文件IP I/O限制：

read_xdc-cell＜memory_ip_instance_name＞-file＜输出文件名＞

5.选择文件 → 约束 → 保存以将I/O约束解释为顶级端口和将约束写入目标约束文件。

注意：Tcl命令等效于save_contraints。