FPGA实验 - LED测试

已于 2022-06-18 15:20:11 修改
阅读量1k 收藏
点赞数
分类专栏： FPGA 文章标签： fpga开发
于 2021-12-14 21:09:19 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cherish1ove/article/details/121939107
版权
这篇博客详细记录了一次FPGA实验过程，通过按键控制LED灯的亮灭。内容包括理解硬件电路，设计要求（4个按键对应4个LED），程序设计思路（使用非门和D触发器），仿真验证，管脚绑定以及最终程序下载和功能验证，实验成功。
摘要由CSDN通过智能技术生成

按键点亮LED灯

  • 测试开发板按键功能是否正常。
  • 硬件电路
    在这里插入图片描述
  • 分析原理图发现，当按键按下时KEY1/KEY2/KEY3/RESET为低电平，按键松开时为高电平。RESET键，可当普通按键使用。
  • 找到芯片上对应的脚位
    在这里插入图片描述
    在这里插入图片描述

设计要求

  • 4个按键对应点亮4个LED灯。

程序设计

  • 设计思想：由上可知，按键按下时，给到KEY1/KEY2/KEY3/RESET为低电平，而对LED电路（根据实验一）可知，LED高电平点亮，因此之间需要加入一个非门用来转换。
  • 将按键输入经过一个非门再经过2组D触发器，送到输出。
// project name : key_test
// Date : 2021/12/14
// By : Coucher
// Module function : The keys are used to control LED on or off.

module key_test(
	input		clk,		// system clock 50MHz
	input
最低0.47元/天 解锁文章
江南小作坊
关注
专栏目录
FPGA开发板上的小实验（适合新手）
05-16
该文件包含了很多代码，例如：FPGA驱动数码管、vag、SRAM模块
FPGA入门之一 标准LED灯试验
mindlead的专栏
09-09 317
一、按键按下实现LED点亮 当LED引脚输出低电平时LED点亮， （1）代码实现如下 `timescale 1ns / 1ps module myled(clk,rst_n,led); input clk; input rst_n; output reg led; always @(posedge clk or negedge rst_n) begin if(!rst_n) led...
FPGA的计数器—LED灯闪烁试验
果果小师弟的博客
06-27 7954
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。 计数器也是在 FPGA 设计中最常用的一种时序逻辑电路，根据计数器的计数值我们可以精确的计算出 FPGA 内部各种信号之间的时间关系，每个信号何时拉高、何时拉低、拉高多久、拉低
基于FPGA边沿检测实现led的常亮和闪烁
qianqisheng的博客
09-19 343
基于FPGA，使用边沿检测的方法实现led的点亮和led闪烁（关键时边沿检测）。
FPGA,实现LED灯的亮灭
weixin_46799775的博客
03-09 1279
FPGA实现LED灯的闪烁实验。这就是对LED闪烁的全部仿真内容。
FPGA实验 - 流水灯测试
Cherish1ove的博客
12-13 2012
流水灯设计 硬件电路 由原理图可见，LED高电平有效。 引脚图 设计要求 4颗LED依次点亮1s，对于50MHz的系统时钟，一个时钟周期是20ns，则1s则需要50,000,000个时钟周期。 如果用计数器累加1次表示一个时钟周期，那么50,000,000个时钟周期需要计数49,999,999（从0开始计数）。 程序设计 设计思想：有上面的设计要求可知，1s的时间要计数49,999,999，2s计数99,999,999，3s计数149,999,999，4s计数199,999,999，依次循环。
cyclone5 fpga实验箱整机测试指导书1
08-03
**ALTERA Cyclone-V FPGA实验箱测试指南** 在进行FPGA开发和测试时，安全性和设备保护至关重要。本文档提供了一份详细的Cyclone-V FPGA实验箱的整机测试指导，涵盖了从基本操作到复杂功能验证的各个步骤。遵循这些...
FPGA课程实验-自动收货机.zip
06-02
通过这次FPGA课程实验，学生不仅能够学习到FPGA的基础知识，还能提升硬件描述语言编程能力，理解并掌握数字系统设计的流程，包括需求分析、逻辑设计、硬件实现和测试验证。同时，实验也锻炼了团队协作和问题解决能力...
FPGA实验 - 锁相环调用
Cherish1ove的博客
12-19 2582
锁相环（PLL） 片内时钟管理单元PLL：用来统一整合时钟信号。 优点 很大范围内实现任意大小的分频和倍频。 有效减小时钟发生部分的代码量。 利用全局时钟树，较高的时钟管理效率。 项目要求 利用一个锁相环将50MHz的系统时钟分成两个时钟：25MHz和100MHz。 学会如果通过锁相环进行倍频分频的基本操作。 调用IP核 点击tools 直接下一步 搜索pll，选择altpll，选择verilog HDL，输入命名，点击下一步。 设置系统时钟，50MHz，其他默认，下一步 创建are
VHDL语言的FPGA小实验
02-02
适合初学者作为练习和巩固的文件 实验一 运算器组成实验 5 1．算术逻辑运算实验 5 2．带进位算术运算实验 8 3. 移位运算器实验 9 实验二 存储器实验 10 1、FPGA中LPM_ROM配置与读出实验 10 2．LPM_RAM_DP双端口RAM实验 11 3． FIFO读/写实验 13 4． FPGA与外部RAM接口实验 14 5．FPGA与外部EEPROM接口实验 16 实验三 微控制器实验 17 1 时序电路实验 17 2.程序计数器PC与地址寄存器AR实验 18 3.微控制器组成实验 20 实验四 总线控制实验 22 二．实验原理 22 三．实验内容 22 五．思考题实验题 23 实验五 基本模型机设计与实现 24 二．实验原理 24 六．思考题实验题 29 实验六 带移位运算的模型机设计与实现 31 一．实验目的 31 二．实验原理 31 六．思考题和实验题 33 实验七 复杂模型机的设计与实现 34 二．实验原理 34 三．实验内容 36 七．设计实验题目 38 实验八．较复杂CPU设计示例 38 实验九. 8051/89C51单片机FPGA实现
写给小白们的FPGA入门设计实验
09-18
整理写给小白们的 FPGA入门设计实验，由浅入深，包括： LCD1602 字符显示设计、 4 位减法、加法器设计、三位二进制乘法器设计、流水灯设计等
外设测试 - LED 测试 - 功能测试
一个软件工程师的技术笔记
11-27 846
LED 测试是简单直接的，就是确认其能够控制点亮和熄灭。是的，熄灭也要确认，以防电路存在问题。如果短路等原因造成 LED 持续点亮，那这个 LED 就是废的了。 LED 的设计有以下几种情况： 电源 LED 通常为红色，电源通上就亮起。测试方法就是，通上电源，检查确认红色亮起。 USER LED 这种 LED，我们可以编写程序循环控制其亮灭变化，让测试员随时观察。 在 Linux 中常规用户灯会生成设备节点用户控制，比如执行如下命令就可以让其持续闪烁： echo heartbeat >
FPGA实验 - DDS
Cherish1ove的博客
12-22 713
FPGA-DDS简要实验操作
FPGA实验二
daijingxin的博客
09-19 618
实验一:四选一选择器 // module test3, 选择器（mux）的代码， module test3( IN0 , // input 1 IN1 , // input 2 IN2 , // input 3 IN3 , // input 4 SEL1 , // select SEL2 ...
从零开始的FPGA学习2-第一个实验
m0_49325388的博客
07-12 421
从零开始的FPGA学习2第一个程序--LED 第一个程序–LED 下面展示一些 内联代码片。 // A code block var foo = 'bar'; // An highlighted block var foo = 'bar';
FPGA实战（一）LED闪烁实验
weixin_51944426的博客
08-30 7238
这里写目录标题1 LED简介2 硬件设计3 程序设计 1 LED简介 2 硬件设计 3 程序设计
FPGA之旅设计99例之第一例-----LED灯
weixin_44678052的博客
08-11 1341
作为我们这个系列的第一个实例，当然是要越简单越好啦，软件里面有打印hello world，硬件里面有点灯，就从点灯开始，开启这个系列吧。欢迎关注微信公众号FPGA之旅。
【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL15
最新发布
qq_44629558的博客
09-15 656
下表是8线-3线优先编码器Ⅰ的功能表。①请根据该功能表，用Verilog实现该优先编码器Ⅰ。
Altera Cyclone-V FPGA实验箱使用与测试指南
"该文档是 cyclone5 FPGA 实验箱的整机测试指导，强调了安全操作规程，并详细描述了实验箱在正常运行时的各种功能展示，包括数码管、点阵显示、LCD 显示、VGA 输出、开关及LED灯反应、SPI 存储器、实时时钟、温度...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值