TCL with SNPS llength&lappend&get_cells&get_ports

最新推荐文章于 2024-04-15 20:51:21 发布
最新推荐文章于 2024-04-15 20:51:21 发布
阅读量1.1k 收藏 7
点赞数 1
分类专栏： DFT
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ciscomonkey/article/details/119706493
版权

文章目录


本篇博客继续介绍SNPS相关的TCL编程

llength

llength是llist的一个操作，属于通用的tcl语法

如下图所示，llength返回的是列表的元素数量，如下图所示：
在这里插入图片描述

lappend

lappend是在原来list里面新增列表，如下图所示，如果没有指定已经存在的列表的名字，tool会用第一个元素来创建list作为名字

在这里插入图片描述

get_ports&report_port

从当前的design中，创建一个port类别匹配的collection
在这里插入图片描述
在这里插入图片描述
如下图所示，根据端口不同的属性获取到的不同的port
在这里插入图片描述
如果直接get_ports是获取到的是顶层的ports，但是get_ports而言，并不是只能获取到顶层，如下图所示，如果是-hierarchy选项，只需要写上addr/D[0]即可，hierarchy搜索的方式是level by level，也就是说每一层，它都会去搜索。
在这里插入图片描述
如下图所示：
在这里插入图片描述
如下图，使用*获取到这个instance下面所有的ports
在这里插入图片描述
使用-hierarchy
在这里插入图片描述

get_cells

get_cells是为了从当前的design里面创建cells的collection
在这里插入图片描述
使用get_cells 的filter
在这里插入图片描述

  • of_object
    使用get_cells的of_object，代表的是获取这个pin所述的cell
    在这里插入图片描述
    实际case如下：
    在这里插入图片描述
    在这里插入图片描述
    如上图所示object也可以对net，然后get_cells -of_objects是这个net连接的cell。
    在这里插入图片描述
    实际case：
    如下图所示，get_cells可以获取任何hierarchy的cell
    在这里插入图片描述
ciscomonkey
关注
专栏目录
（83）TCL脚本命令【llength】
m0_46498597的博客
03-16 579
Tcl 语言的全称 Tool Command Language，即工具命令语言。这种需要在 EDA 工具中使用的相当之多，或者说几乎每个 EDA 工具都支持 Tcl 语言。所以对于 IC 专业的来说，学习Tcl也是很重要很必要的。静态时序分析中多用的 Synopsys Tcl 语言，主要服务于 IC设计，其他的FPGA厂商比如 Xilinx的 .ucf文件 .xdc文件也都是 Tcl 语言编写，这与 Synopsys 半导体公司的 Tcl 语言基本相同。
tcl系列之列表操作
IC后端小白的博客
07-22 1831
tcl 列表操作
VivadoAndTcl: get_cells
bzh19940620的博客
01-03 595
介绍了get_cells的用法
PrimeTime基础命令：get_ports
KUORIDER的博客
09-30 3260
get_ports 描述 与get_pins类似，get_ports创建了一个collection，包含了当前设计中符合要求的port。 参数 -filter expression<string> （可选）按照一定标准筛选port。 -quiet （可选）消除没有找到符合条件port时的警告信息。注意：不会消除语法错误警告。 -regexp （可选）按照正则表达式进行匹配。注意：-regexp与-exact选项不能同时使用。 -nocase （可选）当和-regexp一同使用时，使得大小写不敏感
tcl/tk参考——列表操作llength
dulixin的专栏
03-08 1万+
..名称llength - 计算列表的元素个数 语法llength list描述将list当作一个列表来处理并返回一个十进制数的字符串表示列表中元素的个数。 示例结果是列表元素的个数：% llength {a b c d e}5% llength {a b c}3% llength {}0元素并不一定是严格按照字典来的词，特别是当
get_common_uniq_snps_by_chr_position:通过染色体和位置配对值获取常见或独特的snps的脚本
03-16
python脚本，用于在所有输入文件中都存在通用的snps或在输入文件中仅一个文件中获得唯一的snp。 请参阅样本输入文件-sample1.txt，sample2.txt和sample3.txt 您可以输入任意数量的文件来比较snps。 但是请小心大...
verdi:"Error Module SNPS_CLOCK_GATE_HIGH_reg_file_0_1 redefined
07-28
C知道: 这个错误提示意味着在你的代码中，模块 SNPS_CLOCK_GATE_HIGH_reg_file_0_1 被重新定义了。在Verilog或SystemVerilog中，每个模块应该只有一个定义。如果你在代码中多次定义了同一个模块，就会出现这个错误。...
synopsys-dw-mshc.rar_dw_dw mshc_mshc_synopsys
07-14
描述中的"snps,dw-mshc: for controllers compliant with synopsys dw-mshc."进一步确认了这个资料是关于Synopsys DW-MSHC控制器的，强调了其符合Synopsys的规范和标准。Synopsys是一家全球知名的电子设计自动化...
snps-dw-apb-ssi.rar_Apb_apb gpio_apb to_dw_apb_gpio_dw_apb_ssi
07-15
cs-gpios : Specifies the gpio pis to be used for chipselects.
snps-dw-apb-uart.rar_单片机开发_Unix_Linux_
08-11
标题中的"snps-dw-apb-uart.rar"暗示了这是一个与SNPS（Synopsys）DW_APB（DesignWare APB，DesignWare Advanced Peripheral Bus）UART（通用异步收发传输器）相关的软件资源包，主要用于单片机的开发，并且与Unix或...
Tcl -- lappend
热门推荐
dongyanxia1000的专栏
04-01 1万+
1）lappend - Append list elements onto a list.      在列表(变量)后添加列表元素。 2）语法：      lappend varName ?value value value ...? 注意：是varname变量名（列表名）,不是list。追加的元素之间用空格隔开。 如果varName不存在，会新建一个带value的list。 3）La
tcl - lappend 命令
WJ_TYZ的博客
01-23 1904
tcl脚本学习
Tcl列表相关命令之list、lappend、lassign、llength
荣耀之路
04-28 8799
list、lappend、lassign、llength
每天学命令<get_cells>
Tao_ZT的博客
03-15 3624
get_cells[-hierarchical][-hscchar][-filterexpr][-leaf][-regexp]...
fpga基础|如何在XDC文件中使用get_pins/ports/cells/nets/clocks查找指定的对象
demayiya的博客
04-15 2056
大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。我们在编写XDC约束文件时，需要将我们的约束命令和相应的对象联系起来，如果是刚入门fpga的新人经常会被一堆信号弄混了头，例如当初的我~ 因此我会在这篇文章中对常用的几个查找对象的命令进行说明介绍，便于新人理解如何查找到所需的对象。
FPGA时序分析基础（二）：vivado中常用的时序约束命令
MaoSan0421的博客
03-17 7842
目录一、vivado中cell port net 和pin之间的关系二、基本的命令 get_*三、时序分析中常用的约束命令 一、vivado中cell port net 和pin之间的关系 cell 一般指我们在代码中实例化的模块，也可以是我们综合后可以看到的LUT、block RAM 、DSP、MMCM以及PLL等。 pin 每个cell都有相应的pin，也即模块的输入输出信号，并非芯片的引...
（01）FPGA时序分析概念
m0_46498597的博客
03-19 1244
（01）FPGA时序分析概念 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）FPGA时序分析概念 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定是包含两个层
197号资源-源程序：（SCI论文+程序）ACES： 使用卡尔曼滤波的自适应时钟估计和同步-本人博客有解读
最新发布
09-25
该资源详细解读可关注博主免费专栏《论文与完整程序》197号博文 跨网络的时钟同步对于包括有线网络在内的大量应用传感器网络中数据融合的测量。早些时候技术要么局限于令人不快的准确性，要么依赖于关于可能无用的特定硬件特性-可用于某些系统。在这项工作中，我们研究了资源受限网络中的时钟同步问题例如无线传感器网络，其中节点具有有限的能量和带宽，也缺乏高AC-精准振荡器或可编程网络接口以前的协议依赖于。本文推导出了一个新的概念--时钟偏移量和偏差的外设模型，并演示了其适用性。在此基础上设计了高效的算法在给定LIM的情况下实现高同步精度的模型有限的资源。这些算法将卡尔曼滤波应用于跟踪时钟偏移量和偏差，并自适应地调整同步间隔，以便所需的误差界都实现了。我们展示了性能优势我们的方案通过广泛的模拟来遵守真实的-世界的制约因素。
基于JavaScript的wxwobot微信多开运营自助工具设计源码
09-25
该项目是一款基于JavaScript开发的wxwobot微信多开运营自助工具设计源码，共包含160个文件，涉及78个Java源文件、24个JavaScript文件、14个CSS样式文件、13个HTML文件、5个Git忽略配置文件、4个XML文件、3个Shell脚本文件、3个PNG图片文件以及2个属性文件和2个文本文件。尽管项目已停止维护，但其在岁月安好的背景下仍具有实用价值。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值