数字电路基础02（用2选1MUX实现与、或、非、与非、或非、异或、同或）

最新推荐文章于 2025-03-21 12:38:23 发布
最新推荐文章于 2025-03-21 12:38:23 发布
阅读量2.8k 收藏 4
点赞数 3
分类专栏： 数字IC前端入门 文章标签： 数字IC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/claylovetoo/article/details/127686386
版权
本文介绍了如何使用2选1多路复用器（MUX）来实现基本的数字逻辑运算，包括与门、或门、非门、与非门、或非门、异或门和同或门。通过固定输入和选择端的不同配置，结合MUX的工作原理，可以推导出各种逻辑运算的电路实现方式。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

2选一MUX

  • 当S为1时，A导通（AS）；当S为0时，B导通（BS'）
  • F=AS+BS'(也可根据MUX特点写出真值表，然后推逻辑表达式)
    在这里插入图片描述
  • 用与或非电路实现2选一MUX
    在这里插入图片描述

用2选一MUX实现与、或、非、与非、或非、异或、同或

  • 要点
    • 与门：与0全为0
    • 或门：或1全为1
    • 从后（离输出端最近的输入）往前推：固定输入&#
了解本专栏 订阅专栏 解锁全文
【Verilog基础】2选1MUX实现基础逻辑功能（包括：反相器/与门/或门/与非门/或非门/异或门/同或门）（常考面试题：最少MUX实现异或门/同或门）
悟已往之不谏 知来者之可追
04-13 5839
2选1MUX实现基础逻辑功能（包括：反相器/与门/或门/与非门/或非门/异或门/同或门）
数字电路基础03（用与或非实现2选1MUX、四选一MUX、八选一MUX）
努力，加油每一天鸭~
11-04 4324
用与或非实现2选1MUX、四选一MUX、八选一MUX
MUX实现反相器/与门/或门/与非门/或非门/异或门/同或门-合集
hahalueluelue的博客
08-11 1515
MUX实现反相器/与门/或门/与非门/或非门/异或门/同或门-合集
数字电路基础
最新发布
joker0518的博客
03-21 1216
一些常见的FPGA数字电路基础设计
数字逻辑电路 逻辑运算 与、或、非、与非、或非、与或非、异或、同或 二进制运算技巧
热门推荐
心之所向
02-17 19万+
用^代表事件相反一、与 有0出0；全1出1 A B F=AB 0 0 0 0 1 0 1 0 0 1 1 1 二、或 有1出1；全0出0 A B F=A+B 0 0 0 0 1 1 1 0 1 1 1 1 三、非 有1出0；有0出1。 A F = ^A 0 1
与、或、非、同或、异或门
唐攀的博客
12-25 6225
与：有0则0，全1则1 或：有1则1，全0则0 非： 同或：相同为1，相异为0 异或：相异为1，相同为0
二选一数据选择器2-1 MUX
lfasdf的博客
04-27 7915
这里描述一个2选1的数据选择器 Verilog HDL数据流设计2选1的数据选择器 module mux_2to1_fan(s0,in0,in1,out); input [1:0] s0,in0,in1; output [1:0] out; wire [1:0] in0_temp; wire [1:0] in1_temp; assign in0_temp= in0/2; assign in1_temp= in1%2; assign out=s0?in1_temp:
MUX实现某些电路的搭建
spx1164376416的博客
04-22 1万+
本篇文章转自MUX变身大法 2选1MUX介绍 S为MUX的选择端，如果S为0，则选择A，MUX输出的Y=A，如果S为1，则选择B，MUX输出Y=B。在Verilog语言中，MUX的实现可以利用？：运算符，非常直观。在下面的示例中，我们用大写S, A, B分别表示MUX的三个输入pin，下面变换的实例的门输入信号都用小写字母来区分。 assign Y = S ? B : A; mux搭建反相器 反相器Inverter只有一个输入a，输入是0，输出为1；输入为1，输出则为0。思路是将MUX的S作为输入a，那
【单周期CPU】LoongArch | LA32R | 二选一控制器MUX | 数据通路
m0_66307842的博客
07-12 5361
【单周期CPU】LoongArch | LA32R | 二选一控制器MUX | 数据通路
数字电路基础知识——组合逻辑电路（数据选择器MUX、多路复用器）
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
09-11 8万+
数字电路基础知识——组合逻辑电路（数据选择器MUX、多路复用器） 数据选择器（MUX） 二选一数据选择器 用 2输入mux，实现与，或，非，异或 三、 四选一选择器 四、用选择器设计组合逻辑电路 五、例：用Verilog描述一个多路复用器，输入的通道数目N，每一路的位宽为M。 求log以2为低的整数的方法（使用移位寄存器、数据比较器）
MUX实现逻辑功能（反相器/与门/或门/与非门/或非门/异或门/同或门）
weixin_45074094的博客
02-28 6883
FPGA（3）验证数字逻辑（与门、与非门、二选一数据选择器、2-4译码器、半加器、全加器）
great_yzl的博客
11-18 9240
0决定与，1决定或。 一、验证与门 只要有一个按键按下，结果即为低电平，灯亮。 assign led1 = key1&key2; //与门（只要有一个按键按下，则结果为低电平，灯亮） //验证与门、与非门 module my_and //my_and：文件名称 ( //1、配置输入输出变量 input wire key1, //输入引脚key1 input wire key2, //输入引脚key2 output wire led1, //输出引脚led1...
MUX2:1与MUX4:1的代码（源自于NV-ASIC Physical design笔试题目）
xunran111的博客
04-06 2452
MUX2:1实现二选一选择器功能 module MUX2_1( input x0, input x1， input sel， output y0， reg y0_out ); always(*) begin case(sel) 1'b0:y0_out=x0; 1'b1:y0_out=x1; default:y0_out=x0; endcase end assign y0=y0_out
Verilog RTL 代码实战 02——多路选择器MUX
qq_38502780的博客
02-22 1万+
目录1.MUX应用2.二选一MUX3.四选一MUX 1.MUX应用 ①多路选择器是常见的选通器件，主要用于通道的扩展、复用； ②多路选择器又叫多路选择开关，可以根据需要选通某一路或者某几路从而达到通道扩展或者复用的目的； ③常见的有二选一、四选一、八选一等； ④符号（下图为二选一）： 2.二选一MUX 二选一的MUX还是非常简单的，用一个三目运算符就搞定了： module MUX21 ( input a,b; input sel; output out ); assign o
数字IC设计知识点及综合题详解（提前批、秋招必刷基础题）——（三）MUX的结构和Glitch free 无毛刺的MUX
qq_36045093的博客
08-05 7128
目录 1、二选一MUX的真值表 2、逻辑框图与逻辑表达式 3、组成结构 二、Glitch free 无毛刺的MUX 1、利用MUX实现时钟切换 毛刺出现原因： 2、时钟无缝切换方法 3、不相关时钟的无缝切换 1、二选一MUX的真值表 输入为din0、din1，控制为sel，输出为dout sel dout 0 din0 1 din1 2、逻辑框图与逻辑表达式 逻辑表达式： 3、组成结构 使用与门、或门、反相器来构造二选一M...
MUX数据选择器
swang_shan的博客
01-08 6073
数据选择器(multiplexer)：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，也称多路选择器或多路开关。 产品规格 有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS153）、16选1数据选择器（可以用两片74151连接起来构成）等之分。如在数字电路中，mux6常指6路开关、mux6to1（mux6_1）常指6选1数据选择器。 ...
FPGA中的二选一：多路选择器
DevPhantom的博客
08-09 1379
上述代码仅为示例，实际使用中，选择器的输入和输出信号数可以根据需要增加，也可以使用其他的硬件描述语言实现。同时，在FPGA设计中，选择器不仅可以用于二选一的情况，还可以用于多路选择，例如使用3选1选择器来选择3个输入信号中的一个输出信号。在这个模块中，a和b是输入信号，sel是控制选择的信号，out是输出信号。根据sel的值，通过case语句选择a或b作为输出，如果sel的值不是0或1，则将out输出为未定义的值。总之，多路选择器是FPGA设计中常用的模块之一，它可以方便地实现数据选择和控制流选择等功能。
Verilog HDL程序笔记3
weixin_43393800的博客
11-14 828
Verilog HDL程序笔记3 Verilog HDL程序笔记1：写出属于你的第一个Verilog HDL模块 Verilog HDL程序笔记2：Testbench模块的使用 文章目录Verilog HDL程序笔记3前言一、电路逻辑描述法二、结构化描述法三、复杂电路小练习总结 前言 前两章我们学会了搭建模块和测试模块。这一章我们来学习一下Verilog描述电路的另外一些方法。并且还会讲述一个更加复杂的电路的仿真例子。 一、电路逻辑描述法 这个方法是我自己命名的。本质上来说，这种方法就像我们真的在制
硬件 - 数字电路 - 使用反向门、与门、或门搭建二选一的多路选择器
qq_29761395的博客
09-19 9108
文章目录基础知识分析 这是一个二选一的多路选择器，其由一个反向门 U3，两个二输入与门 U1、U2，以及二输入或门 U4 组成： 通过 SELECTION（选择端）可以选择信号的输入源：要么 SIGNAL_1，要么 SIGNAL_2。该多路选择器功能表如下： 当 SELECTION 输入低电平，输出端信号 Y 取决于 SIGNAL_1； 当 SELECTION 输入高电平，输出端信号 Y 取决于 SIGNAL_2。 基础知识 要理解这个多路选择器，您需要掌握以下这些基础知识： 反向门 二输
1、编写一个 2 选 1 的多路选择器模块； 2、编写程序，实现几个基本的门（与、或、非、与非、 或非、异或、同或），并实例应用多路选择器
12-29
编写一个简单的2选1多路选择器模块，通常用于数字电路设计中，可以使用组合逻辑来实现。这个模块接收两个输入信号A和B以及一个选择信号S，根据S的不同状态（高或低）选择A或B作为输出。假设我们使用二进制表示，S=0...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReRrain

觉得写的不错，不妨请我喝杯~

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值