PCIe PHYMAC--LTSSM详细讲解

Phy layer框图

Byte striping of Tlp（transaction layer package），dllp（data link layer package），os（ordered set）

下面是典型的tlp，dllp，os的格式。

Ltssm

Detect

检测电气连接

Pipe_txdetrx，差分线波形

检测端接阻抗，以确定是否有电气连接

Polling

实现bit lock

Polling.active tx在gen1速率下至少发1024个ts1，让对端rx实现bit lock和block align，此时link num和lane num都是pad

Polling configuration发ts2，之所以更换发ts2，是为了让两端都知道对端已经ready了，不然不知道ts1是对端在无脑发还是cdr 已经lock了

Configuration

协商宽度，downstream port（rc或者switch的dsp）作为leader主导configuration阶段，首先发送非PAD的ts1，而upstream port（ep或者switch的usp）则作为follower只是返回与usp相同的内容。

第一步，dsp的link num=0，lane num=pad，usp收到后回复ts1的link num=0，lane num=pad；完成link width协商，进入configuration.lanenum

第二步：dsp首先根据自己phy内部定的lane num结构发ts1的lane num；usp收到后决定是否做lane reversal，同时回复ts1；两边收到ts1的lane num相同，则lane num协商完成，进入configuration.complete

在configuration.complete更换ts2发送协商好的link num和lane num。主要用作握手功能，告诉对方自己已经准备好了，至少收发8个ts2之后进入configuration.idle

进入configuration.Idle之后发送idle data，及发送data( before scramble) 8’h0，rx收到8个idle，tx发送16个idle之后进入l0，此时linkup首次被拉高

L0

正常工作状态

两种情况link会自动切换速率，而切宽度都是软件发起的

1. 两端都支持更高的速率，或者对端软件通过retrain link在ts1中发送direct_speed_change

2. 某一端向进行tx eq

Recovery

L0进入recovery的原因：

自己触发

1. 上层软件要求切速率或者切宽度

2. 进入l0时没有工作在两端所支持的最高速率

3. 收到phy error

对端触发

4. 收到对端的ts1/ts2，说明对端已经进入recovery，我们的ltssm也要跟着进入recovery，与congfiguration阶段必须dsp作为leader不同，进入recovery是link两端都可以首先发起ts1

5. Rx收到eios说明要切power状态，但是我们又不支持L0s并且从来没有收得到过L1/L2的命令，就会进入recovery

6. 或者inferred elecidle

首次进入gen1 l0之后，双方都知道对端支持更高的速率，link任意一方可以首先进入recovery.rcvlock开始发送ts1，且ts1的speed_change=1。对端收到ts1之后也进入recovery.rcvlock，也开始发送ts1.

如果之前没有进入过该速率，此时会发送eq ts1交换tx preset。

链路上首先发送ts1的一端在recovery.lock收到8个ts1的speed_change=1，就进入recovery.rcvcfg然后进入recovery.speed切换tx data的发送速率；而链路上后发送ts1的一端收到8个ts1后直接进入recovery.speed。

在recovery.speed阶段两端的tx都进入elecidle，切换tx pll的速率，并且清掉direct_speed_change变量。在elecidle至少停留800ns之后进入recovery.rcvlock开始用新的速率发送ts1，这一次speed_cahnge=0，如果work well，则经过recovery.rcvcfg进入l0；如果某一端不能实现bit lock，则会再次返回recovery.speed，tx重新进入elecidle，另一段也跟着回到recovery.speed，并切换回之前的速率。

速率上到gen3以上，需要进入recovery.eq

Recovery.rcvcfg是dsp为双方提供初始的preset值。

Dsp进入recovery.rcvcfg并且发送eq ts2（bit7 of symbol6 in ts2，如果不准备做eq则发送普通的ts2），自己使用dsp的preset，并且发送给下游usp的preset让下游使用，然后直接进入eq phase1。

Phase1就是usp和dsp相互交换lf/fs

Dsp在phase1将自己发送的ts1修改为lf/fs信息，该信息usp会记录在phase2使用；

dsp在phase1阶段需要记录收到usp发送的ec=1的ts1中的lf/fs并在phase3使用（此时usp还在phase0）。

Phase0就是usp按照dsp要求的preset发数据，并反馈preset/cursor值的关系。

Usp进入phase0之后使用在进入phase0之前收到的ts2中的tx preset发送tx信号，并给dsp返回相同preset值的eq ts1，该ts1中需要体现preset值和其对应的cursor值。等认到2个ts1之后（即达到BER=10^-4）进入eq phase1

在phase1，dsp也达到ber=10^-4并且双方交换fs/lf信息

在phase2，usp调整dsp的tx信号（ep调rc），并让自己的rx做evaluation，达到更好的信号质量。

Phase3是dsp调usp，dsp达到最佳的信号质量后开始发送ec=0的ts1，退出recovery.equalization。usp收到ec=0的ts1也退出eq

如果dsp不想做phase2/3，则直接把eq.phase1/2/3/complete都直接设成1

Disable/hotreset

都是上层软件发起的行为，hotrst是写ep对接的dsp的bridge control；disable是写link control

然后发起方发送ts1，退出都是回到detect

热复位（Hot Reset）是一种In-band 复位，其并不使用边带信号。PCIe设备通过向其链路（Link）相邻的设备发送数个TS1 Ordered Set（其中第五个字符的bit0为1），如下图所示。这些TS1OS在所有的通道（Lane）上同时发送，并持续2ms左右。

主要注意的是，如果Switch的Upstream端口收到了热复位，则会将其广播至所有的Downstream端口，并复位其自己。如果PCIe设备的Downstream端口接收到热复位，则只需要复位其自己即可。如下图为switch A的只复位左侧一个downstream port。

如下图为switch B的upstream port收到hot reset，则两个downstream port均被复位。

当PCIe设备接收到热复位后，LTSSM会进入Recovery and Hot Reset状态，然后返回值Detect状态，并重新开始链路初始化训练。其该PCIe设备的所有状态机，硬件逻辑，端口状态和配置空间中的寄存器（除了Sticky bits）都将被初始化值默认状态。

软件可以通过向桥设备的，特定端口的配置空间中的二级总线复位（Secondary Bus Reset）bit先写0再写1，来产生热复位，如下图所示：

需要注意的是，如果软件设置的是Switch的Upstream端口的二级总线复位bit，则该Switch会往其所有的Downstream端口广播热复位信号。而PCIe-to-PCI桥则会将接收到的热复位信号转换为PRST#置位，发送给PCI设备。

二级总线复位（Secondary Bus Reset）bit在配置空间的位置如下图所示：

Disable

PCIe Spec还允许软件禁止某个链路（Link），强制使其进入电气空闲状态（Electrical Idle）。如果将某个链路禁止，则该链路所有的下游PCIe设备都将收到链路禁止信号（通过TS1OS，如下图所示）。

L0s

如果link是Sris mode，则不支持l0s

L0s是自己的tx主动进入的，没有和link对端握手的机制，且tx和rx的状态有可能不同步。

如果对端不支持l0s，我们tx强行进l0s对端会直接进recovery。所以软件开启aspm l0s的capability时需要看device对端的能力。

Spec未规定进入l0s的条件，但通常是记录一个没有收到dllp和tlp的timeout时间，然后tx发送eios之后20ns之内进入elecidle，并维持dc common mode。

退出发送fts，fts的个数由n_fts决定，或者extend_sync=1则发送4096个

Rx收到eios时候，看自己如果支持l0s，且之前没有收到l1或l2的握手，就在20ns之内进入rx elecidle状态。

直到收到eieos之后退出，然后在fts的训练下获得bit lock；如果在n_fts或4096个fts timeout之后仍然没有bit lock就进入recovery。开始发送ts，对端也跟着进recovery。

L1/L2

L1可以完全由硬件的aspm机制控制其进出；也可以在软件的控制下将usp配到D1/D2/D3，然后由usp发起协商进入l1. 退出l1可以是link的任意一方发起，必须经过recovery。

L2由软件把usp配到D3状态后由usp发起协商进入l2.退出l2则直接回到detect

对端tx进入elecidle之后我们的rx看到eios或inferred elecidle之后可能会进入l0s/l1/l2，至于到底进入哪个低功耗状态要看之前的协商。

L1的进入和退出

aspm l1 or legacy pm l1在链路上的协商过程相同，不同的只是aspm l1对应的D0，而legacy pci pm的L1对应D1/D2/D3。

L1的进入是链路两端用dllp协商，退出是用退出tx elecidle发送ts1唤醒。

L1提供比L0s更深度的功耗节省，但是恢复也需要更长的时间。L1只能由downstream port发起，upstream port决定同意或拒绝。

spec并未规定进入L1的具体条件，只是作出如下建议

ASPM L1 entry is supported and enabled

Device‐specific requirements for entering L1 have been satisfied

No TLPs are pending transmission

No DLLPs are pending transmission

If the downstream component is a switch, then all of the switch’s downstream ports must be in the L1 or higher power conservation state before the upstream port can initiate L1 entry.

双方协商的过程如下

PM_ Active_State_Request_L1 DLLP — issued by the downstream port to start the negotiation process.

PM_ Request_Ack DLLP — returned by the upstream port when all of its requirements to enter L1 ASPM have been satisfied.

PM_Active_State_Nak message TLP — returned by the upstream port when it is unable to enter the L1 ASPM state.

一个协商成功的例子

一个协商失败的例子

退出aspm l1 或 legacy pm l1在链路上的过程相同，不同的只是legacy pm l1的退出需要上层软件的协助，具体的软件流程见后面link wake protocol章节。这里先介绍链路上的行为。

与进入L1只能downstream port发起不同的是，退出L1可以由链路任意一方发起，并且不需要协商，退出的一方只需要开始发送ts1，link两端都进入recovery。

Switch如果收到某个port退出L1的请求，此时如果其他相关port也在发送信号链路上，也需要把他们叫醒。

Aspm exit latency

L2进出流程：

不同与l1的进入用dllp协商，l2的进出需要使用trans层的广播message协商（这也体现了l0s/l1/l2是不同量级的低功耗。l0s不需要协商，phy层直接进入elecdile即可；l1需要dll层协商；l2则需要trans层协商），涉及的流程如下：

因为进入l2之后电源和reference clock都被关掉了，链路无法传递任何信息，所以退出l2需要特殊的机制

Link wake protocol

对于legacy pm l1/l2的退出，如果是主机的软件主动退出，那比较简单。

退出l1只需要rc发送一笔cfg write把ep配回D0，在链路上rc的tx方向退出elecidle，链路经过recovery回到l0之后这笔cfg write就能写下去了。

退出l2也是主机软件把电源和时钟都重新打开，ep通常会设计aon电路检测电源的重新开启事件，然后ep重新初始化之后重新linkup即可。

而对于ep想主动退出l1/l2，则需要发送PME message，通知主机把自己配回D0。

PME有死锁的问题，解决方法如下：