PCIe PHY layer：Link training过程的LTSSM状态机跳转

最新推荐文章于 2025-03-18 14:57:45 发布
最新推荐文章于 2025-03-18 14:57:45 发布
阅读量2.1w 收藏 147
点赞数 15
分类专栏： 集成电路 PCIe 文章标签： PCIe LTSSM PHY Link training
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/maxwell2ic/article/details/90759280
版权
本文详细介绍了PCIe链路训练和状态机（LTSSM）的工作过程，包括Detect、Polling、Configuration、Recovery和L0等状态的转换。在Link训练中，TS序列用于对齐、参数交换，EIOS和EIEOS确保电气空闲状态的正确进出。LTSSM的状态转换涉及 lane对齐、阻抗检测、速率切换和宽度协商等关键步骤，确保PCIe链路的稳定和高效通信。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  1. TS(Training Sequences)用于初始化bit align，symbol align，exchange PHY parameter。TS1主要检测PCIe链路配置信息，TS2确认TS1的检测结果
  2. EIOS(Electrical Idle Ordered Set Sequence)，Tx进入Electrical Idle之前，必须发送EIOS，Electrical Idle状态下Tx差分电压接近0mV
  3. EIEOS(Electrical Idle Exit Ordered Set)，在发TS1之前或linking training过程中会时不时发送一段低频的IEOS，用于Rx端的Electrical Idle exit circuitry可以检测到电路离开Electrical Idle状态
  4. FTS(Fast Training Sequence)序列主要使接受Rx重新获得bit/symbol lock
  5. SKIP序列，进行时钟补偿，补偿300ppm的漂移，PHY发送一定数量个字符之后必须发送SKIP序列，Elastic Buffer收到SKIP序列之后要补偿相差
  6. Receiver Detect序列，用于识别Rx是否上电，因为Rx上电阻抗50欧姆，不上电则有kΩ级别，发送一个脉冲波形，通过检测电流大小能检测到对端是否有设备
  7. Link Training and Status State Machine (LTSSM)
  8. Detect：检测远端阻抗以确定是否有设备
    a) Detect.Quiet时，Tx处于Electrical Idle状态，LinkUp
最低0.47元/天 解锁文章
【PCIe 总线及设备入门学习专栏 5.3.1 -- PCIe PHY firmware load | trainning | link up 区别与联系】
CodingCos的博客
01-15 1057
Firmware 加载是基础，完成后才能进入链路初始化流程。Training是确保信号传输可靠的关键阶段。Link Up标志着链路成功建立，开始支持数据传输。三者紧密配合，共同实现从硬件准备到高速通信的完整链路初始化过程。
RK3588平台开发系列讲解（PCIe开发篇3)
whm128的博客
04-24 2593
最后测试复位信号与电 源的时序是否与此设备的spec冲突。有的switch，如ASM2812，不论port的下游是否有设备，都会如下⾯log所⽰，申请2MB的 32-bit BAR空间。根据lspci结果我们可以看到，bus 12的switch下的2/3/a/b这四个port下⾯并⽆设备， 但却额外占⽤了总共8MB的32-bit BAR空间，导致正常设备的32-bit BAR资源不够分配。其可能的因素是低功耗⽀持异常，或可能是外设对于⾮Gen1的RC⽀持 存在问题，亦或者是其他类型的模块⼯作异常。
PCIe 是如何发现对端设备的：Receiver Detect
程序员仓库
04-19 9481
PCIe 总线是一种端到端的总线，即总线的两端连接了分别连接了一个 PCIe 设备。那么，这两个设备上电之后是怎么发现对面的另一个设备的？对于 Root Complex 或者 Switch ，它们是如何知道自己的 downstream port 上有没有连接其他设备？ 对于 PCIe Endpoint，它们又如何知道自己的 upstream port 有没有被正确的连接到 Root Complex 或者 Switch 上？ 这些问题的答案就是：Receiver Detect。 Receiver Detect
PCIE相关问题收集（持续更新）
m0_61703043的博客
07-01 3995
以寄快递为例，我们说过寄快递时，想真正发到目的地的是TLP，而DLLP相当于快递员为了保证自己工作的有效性而做的快递工作者之间传递的消息。快递员上门收到你的快递并打包好之后，因为他一个小区收了120个快递，等他回到公司和货车交接时，如果仅仅是把快递(TLP)放到车上运走，那么如何保证货物完整和安全呢？非转发事务按照分割事务的方法处理，请求者发情TLP请求给接受者，然后，接受者返回完成TLP给请求者，通知请求者说明自己已经接受到了请求TLP。2.DLLP（数据链路层包）和TLP（事务层）之间的关系。
PCIE VIP链路训练和初始化
最新发布
qq_45058676的博客
03-18 818
PCIE的初始化流程与链路训练相关知识
PCIe链路训练link training
Lucky
03-28 1万+
1. 链路训练基本概念 PCIe总线中的链路初始化与训练（Link Initialization & Training）是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层。整个过程由链路训练状态机（Link Training and Status State Machine，LTSSM）自动完成，也就说基本没有数据链路层和事务层啥事。 LTSSM在PCIe体系结构中的位置的示意图如下： 在系统复位后，会自动进行链路训练，以达成以下目标：位锁定（Bit Lock）、字符锁定（Symbol L
【笔记】PCIe LTSSM 状态转移
热门推荐
MangoPapa
04-17 2万+
为了便于日常 debug LTSSM，记录 一般正常 情况下 LTSSM 的状态转移情况，供个人查阅及诸位参考。
PCIe扫盲——PCIe总线物理层入门
kunkliu的博客
06-29 3518
转载地址：http://blog.chinaaet.com/justlxy/p/5100053261 前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文章来继续聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是...
PCIE——第 8 章——PCIe 总线的链路训练与电源管理
Y__Yshans的博客
10-11 4984
摘要：PCIE——第 8 章——PCIe 总线的链路训练与电源管理
PCIE链路训练-状态机描述config
juvenilexhq的博客
11-23 1983
在此之后，任意一个lane在收到两个连续的TS1，其中link num为具体数值，lane为pad，随后dsp转变为usp（为了根据timeout机制决定谁才是真正的dsp，如果 DSP 接收到的第一批 TS1 中，链路编号就已经不是填充符号了，那么 DSP 通过这种现象就意识到存在交叉链路（Crosslink），链路对端设备此时也是 DSP。，只不过此时该通道将变成面向上游的通道）。在所有剩余的通道中，如果检测到对端接收方，但是没有接收到有效链路编号的通道，将继续发送链路编号和通道编号采用填充符号的。
PCIE调试笔记理解--link training succeed
u011393762的博客
05-17 2705
PCIE链路 training，主要是PCIE IPcore物理层自动进行的，用户能干预的地方很少。但是可以通过测试LTSSM这个状态机输出的状态判断 training succeed是否成功。假如板卡物理条件和CPU驱动正常条件下，只要配置好IPcore的时钟和复位，Link training succeed一般会成功(其他原因，能力有效还没有遇到)！！！ 以EP4CGX50器件生成PCIE HARD core为例，记录调试过程： 1. 生成IP core 参考时钟 refclk=100MHz.
PCIe PHYMAC--LTSSM详细讲解
maxwell2ic的博客
08-22 8913
Phy layer框图 Byte striping of Tlp（transaction layer package），dllp（data link layer package），os（ordered set） 下面是典型的tlp，dllp，os的格式。 Ltssm Detect 检测电气连接 Pipe_txdetrx，差分线波形 检测端接阻抗，以确定是否有电气连接 Polling 实现bit lock Polling.active tx在gen1速率下至少发1024个ts1，让对端rx实现b
pcie设备扫描介绍及部分代码详解
10-20
pcie的kernel代码解析，pci在kernel的设备树解析过程，帮助理解pci驱动在kernel的执行过程
一种PCI-Express2.0协议层的数字验证及调试的实现
10-22
L0s/L1级电源状态管理通过将链路置于电气空闲（E-IDLE）下来降低能耗，因此要求链路双方设备都能够实现L0s,快速的进入或退出电气空闲状态。L1相对于L0会进一步降低功耗。从PCIe1.0开始，L0s级电源管理就是调试测试的一个难题。链路宽度降低（Downconfigure）和提升（Upconfigure）是根据链路数据传输流量控制而定，只要满足系统的吞吐率，可以适当的关闭原本活动的链路，以达到减小能耗。同样，当系统吞吐率要求增大时，能够开启被关闭的链路。链路的传输速率也可以在2.5Gbps和5Gbps之间切换，以最小的系统能耗完成数据传输任务。 　　一、PCIe2.0技术简介 　　PC
PCIe LTSSM详解：链路训练与状态机
"本文主要对PCI Express (PCIe) 的链路训练和状态机(LTSSM)进行了总结，探讨了PCIe链路初始化、训练过程中的关键概念，包括位锁定、符号锁定、块锁定、链路宽度、lane反转、极性反转、链路数据速率以及Ordered Set等...
PCIe物理层链路训练和初始化（详细）总结附图文解析-PCIe专题知识（三）
Luckiers的博客
05-04 1万+
本文主要介绍PCIe物理层链路训练和链路初始化的详细过程。物理层实现了链路训练（Link Training）和链路初始化（Link Initialization）的功能，这一般是通过链路训练状态机（Link Training and Status State Machine，LTSSM）来完成的主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程，链路双方自动协商速率和宽度，调节发送和接收参数，从而达到最佳信号质量。1、初始状态，探测对方是否存在。
【CXL协议-FlexBus 物理层（6）】
Summer的博客
03-18 2129
在初始链路训练期间，逻辑PHY在PCIe模式下工作，在训练至2.5 GT/s后，根据备用模式协商的结果，在适当的情况下切换到CXL模式。在接收端，Flex Bus物理层对Flex Bus链路上接收的数据进行串并转换，并将其转换为适当的格式，以转发到PCIe链路层或ARB/MUX。对于CXL.io，如果TLP在flit边界上结束，且没有额外的CXL.io数据包要发送，但接收端仍然需要随后的EDB（EnD Bad）指示，或IDLE flit，或DLLP，以在处理TLP之前确认此TLP是完好的还是无效的。
PCIE switch与device不link问题
技术交流部落的博客
08-20 1万+
PCIE链路在没有link之前TX会发送detect信号，当link之后就不再发送。 所以，首先使用示波器测量PCIE SWITCH和device的PCIE TX端，查看是否有detect信号发出，经多次测量没有抓到device的detect波形，能够抓到PCIE SWITCH的detect波形。 下图为PCIE SWITCH PCIE_TX发出的detect信号。 由此可以判断devi...
PCIe常见问题定位 与错误类型
wlf_go的博客
07-17 1万+
AER 即 Advanced Error Reporting高级错误报告，是PCIe高级特性，用于报告PCIe 错误信息，是PCIe RAS特性最重要的部分，本文从PCIe AER协议、固件、linux内核实现讲述PCIe AER知识。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值